特許

J-GLOBAL ID：200903026096710237

半導体集積回路

発明者： 井野 淳介 ,  梶沼 寛
出願人/特許権者： 日産自動車株式会社
代理人 (1件)： 中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-319891
公開番号（公開出願番号）：特開平7-174829
出願日： 1993年12月20日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】1つの試験用端子で複数のテストモード設定を可能にした半導体集積回路を提供する。【構成】試験端子1と、第1の電圧VAとそれより小の第2の電圧VBとを発生する分割抵抗R1〜R3と、試験端子1の入力とVAとを比較する第1の比較器6と、試験端子1の入力とVBとを比較する第2の比較器7と、第1の比較器6の出力信号を計数し、第2の比較器7の出力信号でリセットされるカウンタ3と、第1の比較器6の出力信号を計数したカウンタ3の出力を解読し、その解読した結果に基づいたテストモード信号を後続回路に出力するデコーダ7とを備え、試験端子1の入力がVB未満の場合には通常動作モード、VB以上の場合にはテストモードとして動作することにより、1個の試験端子1を用いるだけで、テストモードと通常動作モードとの切り換えおよびテストモードの選択を行なうことが出来るように構成した。

請求項（抜粋）：

試験用の信号を入力する試験端子と、第1の電位とそれより小の第2の電位とを発生する電圧発生手段と、上記試験端子からの入力と上記電圧発生手段の第1の電位とを比較して比較結果に応じた信号を出力する第1の比較手段と、上記試験端子からの入力と上記第2の電位とを比較して比較結果に応じた信号を出力する第2の比較手段と、上記第1の比較手段の出力信号を計数し、上記第2の比較手段の出力信号でリセットされる計数手段と、上記第1の比較手段の出力信号を計数した上記計数手段の出力を解読し、その解読した結果に基づいたテストモード信号を後続回路に出力する解読手段と、を備え、上記試験端子の入力が上記第2の電位未満の場合には通常動作モード、第2の電位以上の場合にはテストモードとして動作するように構成したことを特徴とする半導体集積回路。

IPC (3件)：

G01R 31/3185 ,  G01R 31/28 ,  H01L 21/66