特許

J-GLOBAL ID：200903026117859228

シフトレジスタ回路および画像表示装置

発明者： 久保田 靖 ,  白木 一郎 ,  前田 和宏
出願人/特許権者： シャープ株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平10-144691
公開番号（公開出願番号）：特開平11-338431
出願日： 1998年05月26日
公開日（公表日）： 1999年12月10日
要約：

【要約】【課題】 クロック信号の遅延およびブロック間での出力タイミングのずれを抑え、全段に亙って安定した動作が可能なシフトレジスタ回路5を提供する。上記シフトレジスタ回路5を画像表示装置に適用し、装置の表示品位を向上させる。【解決手段】 クロックバッファ回路11・11が複数のラッチ回路群(BLK1・BLK2・...)に対応して配置される。クロックバッファ回路11・11は、入力されるグローバルクロック信号GCK・/GCKからラッチ回路6に供給するローカルクロック信号LCK・/LCKを生成する機能を有している。そして、各ラッチ回路群に対応して設けられるローカルクロック信号線7・8を、各ラッチ回路群間で相互に接続する。これにより、各ラッチ回路群間でクロック信号が互いに平均化される。また、駆動回路と表示領域とを一体形成した画像表示装置において、例えばデータ信号線駆動回路を上記のシフトレジスタ回路5で構成する。

請求項（抜粋）：

クロック信号に同期してパルス信号を伝送する複数のラッチ回路と、基準クロック信号線を介して得られる基準クロック信号に基づいてクロック信号を生成すると共に、生成したクロック信号をクロック信号線を介して各ラッチ回路に供給するクロックバッファ回路とを備え、複数のラッチ回路からなるラッチ回路群が複数構成されており、上記クロックバッファ回路が各ラッチ回路群に対応して設けられたシフトレジスタ回路であって、上記クロック信号線は、各ラッチ回路群間で相互に接続されていることを特徴とするシフトレジスタ回路。

IPC (5件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623 ,  G09G 3/20 ,  G11C 19/00

FI (5件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623 H ,  G09G 3/20 623 V ,  G11C 19/00 K