特許
J-GLOBAL ID：200903026132017799
SIMD型プロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
舘野 千惠子
公報種別：公開公報
出願番号（国際出願番号）：特願2003-382295
公開番号（公開出願番号）：特開2005-148899
出願日： 2003年11月12日
公開日（公表日）： 2005年06月09日
要約：
【課題】 外部とのアドレスバスが不要で、各種アクセスをアクセスサイクルを短縮実行するプロセッサの提供。【解決手段】 外部入出力ポート8Aに、デコーダ11、アドレス生成装置10、及びポインタレジスタ13、スキップ値レジスタ14、重複値レジスタ15、オフセットレジスタ16、制御モードレジスタ17を含む記憶装置12を設け、アドレス生成装置10が、記憶装置12の記憶データで各機能のアドレスを生成し、外部メモリデータ転送装置7からのアドレスバス不要な回路で、PEレジスタに連続データの読出/書込をする第1の機能、複数PEレジスタからのデータの読出/書込をアドレス番号の一定間隔スキップで行なう第2の機能、複数PEレジスタからのデータ読出を同一のアドレスPEを所定回数重複する第3の機能、複数PEレジスタからデータを読出をし、加工して書き戻す第4の機能をアクセスサイクルを削減し効率的に実行可能になる。【選択図】 図1
請求項（抜粋）：
データの演算を行う演算手段と、
該演算手段で演算処理される画像データを格納する複数のプロセッサエレメントと、
これら複数のプロセッサエレメントにそれぞれ接続され、画像データの転送を行うデータ転送バスと、
前記プロセッサエレメントに割り付けられるアドレスに基づき、所定のプロセッサエレメントを指定する指定手段と、
該指定手段にアドレスを供給するアドレスバスと、
該アドレスバスに供給される前記所定のプロセッサエレメントの指定アドレスを作成するアドレス生成手段と、
該アドレス生成手段のアドレス作成に用いられ、次にアクセスする前記プロセッサエレメントの初期アドレス情報が格納されるアドレス生成情報記憶手段と、
前記アドレス生成手段が、前記初期アドレス情報に基づいて作成する第1の指定アドレスに基づいて、指定選択されるプロセッサエレメントに対して、画像データの読出または書込を行う第1の動作を制御する第1の制御手段と
を有することを特徴とするSIMD型プロセッサ。
IPC (2件)：
FI (2件)：
Fターム (3件)：
5B057BA28
, 5B057CH03
, 5B057CH14
