薄膜半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：鵜沼辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平4-026980
公開番号（公開出願番号）：特開平5-226656
出願日： 1992年02月13日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】液晶ディスプレイ用の周辺駆動回路内蔵アクティブマトリックス基板を、画素用トランジスタ(FET)及び周辺回路用トランジスタ(FET)の両者の特性を満たし、かつ製造プロセスが簡単で均一性・再現性の優れた構造及び製造プロセスを提供する。【構成】周辺駆動回路用薄膜トランジスタは、そのチャネルを多結晶質及び微結晶,非晶質シリコンの3層積層構造とし、画素駆動用薄膜トランジスタは、そのチャネルを非晶質シリコン膜のみを積層とした逆スタガ構造薄膜トランジスタとする。多結晶シリコン層は、非晶質シリコン膜をレーザアニールして形成し、この上の微結晶シリコン膜は、水素又は水素とハロゲン化物等の混合ガスのプラズマ中で多結晶シリコン膜の表面を処理した後、非晶質シリコン膜形成とほぼ同条件で形成できる。

請求項（抜粋）：

絶縁性基板上に形成されたゲート電極と、該ゲート電極を覆って前記基板上に形成された絶縁膜と、該絶縁膜上に前記ゲート電極に対応して形成され電流通路となるチャネルと、該チャネルの両端に形成されたソース電極及びドレイン電極とを有する逆スタガ構造の薄膜トランジスタを備えた薄膜半導体装置において、前記チャネルは前記絶縁膜上に順次形成した多結晶シリコン層、微結晶シリコン層および非晶質シリコン層からなる3層構造としたことを特徴とする薄膜半導体装置。

IPC (3件)：

H01L 29/784 , G02F 1/136 500 , H01L 27/12

FI (2件)：

H01L 29/78 311 H , H01L 29/78 311 A

前のページに戻る