特許

J-GLOBAL ID：200903026164486952

半導体集積回路のセルライブラリおよびレイアウト設計方法

発明者： 山田 晃弘
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-102959
公開番号（公開出願番号）：特開平10-294371
出願日： 1997年04月21日
公開日（公表日）： 1998年11月04日
要約：

【要約】【課題】 多層配線技術を用いた半導体集積回路の設計においては、特に長距離配線の部分などに下位の配線層が使用されると、上位の配線層を使用した場合に比較して配線遅延が大きくなり、動作速度が十分に上がらない。【解決手段】 本発明では、長距離配線を駆動するセルには論理設計時に駆動能力の高いセル102が割り当てられることを利用し、駆動能力の高いセル102の出力ピン108の配線層として駆動能力の低いセル101の配線層よりも上位の配線層を割り当て、それにより配置配線時に長距離配線の部分で上位の配線層が使用される比率を高め、動作速度の向上を実現する。

請求項（抜粋）：

スタックドビアと多層金属配線を有する半導体集積回路の設計に使用するスタンダードセルライブラリであり、前記ライブラリ中の少なくとも1つ以上のセルの出力ピンの金属配線層が他のセルの出力ピンの金属配線層と異なることを特徴とするスタンダードセルライブラリ。