特許
J-GLOBAL ID：200903026176399699
プログラマブルコントローラ
発明者：
出願人/特許権者：
代理人 (1件)：
秋本 正実
公報種別：公開公報
出願番号（国際出願番号）：特願平4-035047
公開番号（公開出願番号）：特開平5-233017
出願日： 1992年02月21日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】 プログラマブルコントローラのユーザメモリ中に格納されたシーケンスプログラムの修正を容易且つ安全確実に行う。【構成】 制御対象10の入力情報を受ける入力インタフェース7と、制御対象10を制御する演算結果を出力する出力インタフェース7と、シーケンスプログラムを記憶するユーザメモリ5と、演算結果のデータを記憶するデータメモリ6と、シーケンスプログラムに基づいて演算を行うCPU2を有するプログラマブルコントローラ1に、ユーザメモリ5への書込禁止範囲を設定するスイッチ17と、シーケンスプログラムの修正時にこの書込み禁止範囲と修正部分のアドレス値とを比較する比較器16と、比較結果が一致せず且つCPU2からの書込み命令があったときのみユーザメモリ5への書込み処理を行う論理ゲート19とを設け、ユーザメモリ5内のシーケンスプログラムの部分プロテクトを可能にする。
請求項（抜粋）：
制御対象の入力情報を受ける入力部と、制御対象を制御する演算結果を出力する出力部と、制御プログラムを記憶する第1記憶部と、前記演算結果を記憶する第2記憶部と、前記制御プログラムに基づいて演算を行う中央演算処理部を有するプログラマブルコントローラにおいて、第1記憶部への書込禁止範囲を設定する手段と、前記制御プログラムの修正時に前記書込み禁止範囲と修正部分のアドレス値とを比較する比較手段と、比較結果が一致せず且つ前記中央演算処理装置からの書込み命令があったときのみ前記第1記憶部への書込み処理を行う手段を備えることを特徴とするプログラマブルコントローラ。
IPC (2件)：
G05B 19/05
, G06F 12/14 310
