特許

J-GLOBAL ID：200903026179105360

半導体装置とその製造方法

発明者： 加村 まゆみ ,  嶋田 兆 ,  安田 秀文
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-120866
公開番号（公開出願番号）：特開平7-326633
出願日： 1994年06月02日
公開日（公表日）： 1995年12月12日
要約：

【要約】【構成】本発明においては、電極形成のときのフレームとなるレジスト12、21をEB露光するときに、E/B描画のドーズ量を変化させながら行うことにより、レジストを凹凸に感光させこれを除去することにより、レジスト12、21表面を凹凸に形成し、ゲート金属41表面を凹凸の形状に形成する。【効果】本発明によれば、半導体基板上に形成されるゲート電極の強度を従来と同程度に保ったままで、表面積を大きく形成することができる。このため表皮効果の影響を低減することができ、より高い周波数についても対応することが可能な電極を形成することが可能となる。

請求項（抜粋）：

半導体基板表面上に第一レジストを形成する工程と、前記半導体基板の第一領域上の前記第一レジストを除去し前記半導体基板表面の一部を露出させる工程と、前記第一レジスト上と前記露出された第一領域上に第二レジストを形成する工程と、前記第一領域上を含む前記半導体基板の第二領域上の前記第二レジストを位置に応じて露光強度を変化させて露光する工程と、前記露光強度に応じて露光された前記第二領域上の前記第二レジストを除去し前記半導体基板を露出させる工程と、前記第二領域上に所定の導電体を形成する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 21/027

FI (2件)：

H01L 29/80 F ,  H01L 21/30 541 P