特許
J-GLOBAL ID：200903026207536649
半導体シリコンエピタキシャル基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
舘野 公一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-282550
公開番号（公開出願番号）：特開平6-112173
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 エピタキシャル層成長後、エピタキシャル面を傷つけることなく、かつエピタキシャル基板を汚染することなくエッジクラウンを除去することができる、厚物シリコンエピタキシャル基板の製造方法を提供する。【構成】 裏面にシリコン酸化膜1をCVD法により形成した半導体単結晶シリコン基板2の表面側に低リン原子ドープのシリコンエピタキシャル層3を厚さ120μmに成長させたのち、このシリコンエピタキシャル層3上にシリコン酸化膜5の保護層をCVD法で成長させる。次いで面取り機11により基板2外周部を面取りすることにより、層3の成長時に生じた基板両面のエッジクラウン4を除去し、この面取り部を硝酸リッチ弗硝酸液もしくはアルカリ液でエッチングしたのち、基板2両面のシリコン酸化膜1,5を弗酸で除去し、前後に基板の洗浄・乾燥を行う。
請求項（抜粋）：
半導体単結晶シリコン基板上にシリコンエピタキシャル層を成長したのち、このエピタキシャル層上にあらかじめ保護膜を形成してから面取り機を用いて面取りを行うことにより、前記エピタキシャル層成長によるエッジクラウンを除去することを特徴とする半導体シリコンエピタキシャル基板の製造方法。
IPC (2件)：
H01L 21/304 301
, B24B 9/00
