特許
J-GLOBAL ID：200903026269255158
不揮発性半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-172251
公開番号（公開出願番号）：特開平11-016381
出願日： 1997年06月27日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】誤書き込み特性を著しく改善した不揮発性半導体記憶装置を提供する。【解決手段】本発明によれば、セルフブースト書き込み方式において、“0”データを書き込むべきメモリセルが接続されている選択ワード線に与えられる書き込み電圧パルスVppと、選択ワード線と同一ブロック内にある選択ワード線以外の非選択ワード線に与えられる電圧パルスVpassの2つのパルスのタイミングを制御することにより、選択ワード線に接続されている“1”データを書き込むべきメモリセルのしきい値変動を大幅に少なくし、書き込むべきメモリセルに“1”データを“0”データを書き込むような誤書き込みを少なくすることができる。また、書き込み時に非選択ワード線に与える電圧も小さくできることにより、非選択ワード線に接続されている、メモリセルのしきい値変動を少なくでき、同様に誤書き込みを少なくできる。
請求項（抜粋）：
ゲートとソースとドレイン及び電荷蓄積層を有する電気的に書き換え可能な複数のメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルにデータを書き込むデータ書込手段と、前記メモリセルのデータを読み出すデータ読出手段と、前記メモリセルのデータを消去するデータ消去手段と、を有し、前記メモリセルへのデータの書き込みの際、書き込み禁止される所定のメモリセルに対し、ゲートに第1の信号を印加し、ソース及びドレインの少なくともいずれかに容量結合したノードに第2の信号を印加する不揮発性半導体記憶装置において、前記第1の信号が前記第2の信号より遅れて立ち下がるように制御されることを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 611 F
, G11C 17/00 622 E
