特許

J-GLOBAL ID：200903026275735307

薄膜半導体装置の製造方法

発明者： 下垣内 康
出願人/特許権者： ソニー株式会社
代理人 (1件)： 鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平8-355284
公開番号（公開出願番号）：特開平10-189997
出願日： 1996年12月20日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 薄膜トランジスタの閾値電圧をイオンドーピングにより効率的且つ正確に調整する。【解決手段】 まず、絶縁基板0上で下から順にゲート電極2、ゲート絶縁膜4及び半導体薄膜5を重ねて形成する。次に、ゲート電極2に整合してパタン化されたチャネルストッパー6を半導体薄膜5の上に形成してチャネル領域CHを確保する。チャネルストッパー6をマスクとして比較的低加速電圧で不純物のイオンを半導体薄膜5に注入してソース/ドレイン領域8を設け、薄膜トランジスタを形成する。更に、薄膜トランジスタに接続する配線11を形成する。特徴事項として、薄膜トランジスタのチャネル領域CHにチャネルストッパー6を介して比較的高加速電圧で不純物のイオンを選択的に注入する工程を行なって、薄膜トランジスタの閾値電圧を制御する。

請求項（抜粋）：

絶縁基板上で下から順に個々のゲート電極、ゲート絶縁膜及び半導体薄膜を重ねて形成する工程と、各ゲート電極に整合してパタン化された保護絶縁膜を該半導体薄膜の上に形成してチャネル領域を確保する工程と、該保護絶縁膜をマスクとして比較的低加速電圧でN型及びP型の不純物のイオンを別々に該半導体薄膜に注入してソース/ドレイン領域を設けNチャネル薄膜トランジスタ及びPチャネル薄膜トランジスタを集積的に形成する工程と、各薄膜トランジスタを接続する配線を形成する工程とを含む薄膜半導体装置の製造方法であって、Nチャネル薄膜トランジスタ及びPチャネル薄膜トランジスタのうち少くとも片方のチャネル領域に保護絶縁膜を介して比較的高加速電圧で不純物のイオンを選択的に注入する工程を行ない、Nチャネル薄膜トランジスタ及びPチャネル薄膜トランジスタの閾値電圧を別々に調整することを特徴とする薄膜半導体装置の製造方法。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (4件)：

H01L 29/78 618 F ,  H01L 29/78 613 A ,  H01L 29/78 616 N ,  H01L 29/78 616 A