特許

J-GLOBAL ID：200903026276210836

半導体装置とその製造方法

発明者： 大槻 雅也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-227633
公開番号（公開出願番号）：特開平7-086595
出願日： 1993年09月14日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 本発明は半導体装置の製造方法に関し、特にMOS-FETの製造方法に関し、トランジスタ動作時にゲート電極の角の部分に電界集中が起こらない凸部の構造及びその製造方法を得る。【構成】 半導体基板1上に形成された絶縁膜2上にソース領域-チャネル層-ドレイン領域が連続して角柱状に形成され、ゲート電極5がソース・ドレイン領域に挟まれたチャネル層3の上面及び両側面に接する構造のXMOS-FETにおいて、チャネル層3の上面と側面の交差する陵が円面取り構造を有する。

請求項（抜粋）：

半導体基板(1) 上に形成された絶縁膜(2) 上にソース領域-チャネル層-ドレイン領域が連続して角柱状に形成され、ゲート電極(5) がソース・ドレイン領域に挟まれたチャネル層(3) の上面及び両側面に接する構造のXMOS-FETにおいて、該チャネル層(3) の上面と側面の交差する陵が円面取り構造を有することを特徴とする半導体装置。

引用特許：

審査官引用 (3件)

• 特開平2-263473
  
• 特開平2-014578
  
• 特開平3-022567