特許
J-GLOBAL ID:200903026299161328
薄膜トランジスタ素子、当該素子シート及びその作製方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2004-046026
公開番号(公開出願番号):特開2004-311962
出願日: 2004年02月23日
公開日(公表日): 2004年11月04日
要約:
【課題】 TFTパネルやTFTシートのヒロックや電極のエッジ部分に起因するゲートリークやブレークダウンを抑制し、特に樹脂支持体を用いた時のゲートリークを抑制する。【解決手段】 支持体上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をこの順に有し、ゲート電極が流動性電極材料を受容する絶縁性層に浸透した流動性電極材料を含有する領域で構成される薄膜トランジスタ素子。【選択図】 図3
請求項(抜粋):
支持体上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をこの順に有し、ゲート電極が流動性電極材料を受容する絶縁性層に浸透した流動性電極材料を含有する領域で構成されることを特徴とする薄膜トランジスタ素子。
IPC (6件):
H01L29/786
, G02F1/1368
, H01L21/288
, H01L29/423
, H01L29/49
, H01L51/00
FI (8件):
H01L29/78 617M
, G02F1/1368
, H01L21/288 Z
, H01L29/78 626C
, H01L29/78 618B
, H01L29/78 617J
, H01L29/28
, H01L29/58 G
Fターム (71件):
2H092JA26
, 2H092JA36
, 2H092JA40
, 2H092JA44
, 2H092KA09
, 2H092KA12
, 2H092MA10
, 2H092MA24
, 2H092NA13
, 2H092NA16
, 2H092NA29
, 4M104AA09
, 4M104AA10
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB07
, 4M104BB08
, 4M104BB09
, 4M104BB13
, 4M104BB16
, 4M104BB18
, 4M104BB36
, 4M104CC05
, 4M104DD34
, 4M104DD51
, 4M104DD61
, 4M104GG08
, 4M104HH03
, 4M104HH20
, 5F110AA06
, 5F110AA12
, 5F110AA18
, 5F110BB02
, 5F110CC03
, 5F110CC07
, 5F110DD01
, 5F110DD12
, 5F110DD17
, 5F110EE01
, 5F110EE03
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF09
, 5F110FF24
, 5F110FF27
, 5F110FF28
, 5F110FF29
, 5F110GG02
, 5F110GG05
, 5F110GG13
, 5F110GG15
, 5F110GG25
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK07
, 5F110HK32
, 5F110HK33
, 5F110NN72
, 5F110QQ06
, 5F110QQ14
引用特許:
前のページに戻る