特許

J-GLOBAL ID：200903026300556358

半導体装置及びその製造方法

発明者： 中村 亘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-399244
公開番号（公開出願番号）：特開2003-197873
出願日： 2001年12月28日
公開日（公表日）： 2003年07月11日
要約：

【要約】【課題】絶縁膜上に形成される下部電極と誘電体膜と上部電極から構成されるキャパシタを有する半導体装置に関し、絶縁膜のホール内の導電性プラグとキャパシタ下部電極の接続を良好に保ちながらキャパシタ下部電極と絶縁膜との密着性を良くすこと。【解決手段】絶縁膜7,8,10a,10bに形成されたホール8aと、ホール8a内に形成された第1金属膜からなる導電性プラグ11aと、導電性プラグ11aに接続され且つ絶縁膜7,8,10a,10b上でシリコン膜と第2金属膜の熱反応によって形成されたシリサイド膜12と、シリサイド膜12上に形成された第3金属膜13とを含むキャパシタ下部電極15aとを含む。

請求項（抜粋）：

半導体基板の上に形成された絶縁膜と、前記絶縁膜に形成されたホールと、前記ホール内に形成された第1金属膜からなる導電性プラグと、前記導電性プラグに接続され且つ前記絶縁膜上でシリコン膜と第2金属膜の熱反応によって形成されたシリサイド膜と、該シリサイド膜上に形成された第3金属膜とを含む導電パターンとを有することを特徴とする半導体装置。

IPC (2件)：

H01L 27/105 ,  H01L 21/3205

FI (2件)：

H01L 27/10 444 B ,  H01L 21/88 Q

Fターム (57件)：

5F033HH04 ,  5F033HH25 ,  5F033HH27 ,  5F033HH28 ,  5F033HH31 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033LL04 ,  5F033MM07 ,  5F033NN06 ,  5F033NN07 ,  5F033PP04 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ74 ,  5F033QQ75 ,  5F033QQ82 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033TT08 ,  5F033VV10 ,  5F033VV16 ,  5F033XX14 ,  5F033XX20 ,  5F083FR02 ,  5F083JA02 ,  5F083JA05 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA19 ,  5F083JA32 ,  5F083JA33 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34