特許
J-GLOBAL ID：200903026337762500
並列演算機構の構成方法及び装置並びに並列演算機構
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高崎 芳紘
公報種別：公開公報
出願番号（国際出願番号）：特願平4-315075
公開番号（公開出願番号）：特開平6-168217
出願日： 1992年11月25日
公開日（公表日）： 1994年06月14日
要約：
【要約】【目的】 各プロセッサの接続構造を処理対象アルゴリズムに適した構造に設定し、各プロセッサへの処理内容割り当てを最適化する。【構成】 処理ブロック1000で処理対象アルゴリズムを小さな処理単位の入出力データと処理内容とからなる演算要素に分割し、さらにその演算要素間の接続関係を示すグラフを構成する。ついで処理ブロック2000で、処理ブロック1000で構成されたグラフの点を統合したグラフを生成することで変形する。そして処理ブロック3000で、統合されたグラフを実際の並列演算装置のプロセッサとその間の接続経路に対応させる。【効果】 並列演算装置の演算効率の向上と、プログラミングの効率向上が図れる。
請求項（抜粋）：
並列演算装置を構成する複数の処理手段の各々に処理内容を割り当て、かつ各処理手段の間の接続構造を決定するための並列演算機構の構成方法において、処理対象アルゴリズムを、該アルゴリズムを構成する部分処理とその部分処理に必要な入力データ群及び出力データ群からなる演算要素に分割し、この演算要素のリストを予め作成しておき、これからアルゴリズムを表すグラフを作成し、このグラフの点を統合し、その結果のグラフを各処理手段に割り当てることとした並列演算機構の構成方法。
IPC (2件)：
G06F 15/16 400
, G06F 15/16 390
