特許

J-GLOBAL ID：200903026363562510

情報処理装置

発明者： 岡澤 宏一 ,  河原 邦昭 ,  関 行宏
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-202836
公開番号（公開出願番号）：特開2001-034571
出願日： 1999年07月16日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 単一のパーソナルコンピュータにおいて、コストの増加を抑制しつつ複数台のパーソナルコンピュータによる多重化と同等の障害耐性を実現する。【解決手段】 バス・メモリコントローラ210に、物理分割動作モードの設定を行う内部レジスタ手段、および複数のコンパチブルPCIバス空間を設定する内部レジスタ手段、DMA転送が複数のPCIバス131〜134のいずれから行われているかを判別する手段、PIOアクセスが複数のPCIバス131〜134のいずれに対して行われるかを物理アドレスと無関係に指定する手段、複数の主記憶接続ポート103,113を複数のグループに割り当てる手段を設け、複数のプロセッサバス102,112および複数のPCIバス131〜134を互いに独立に動作可能な複数のグループ201,202に分割して、単一のマルチプロセッサシステムを複数のパーソナルコンピュータとして運用できるようにした。

請求項（抜粋）：

主記憶および複数のプロセッサバスおよび複数の外部入出力バスをバス・メモリコントローラを介して接続した構成の情報処理装置であって、前記バス・メモリコントローラは、複数の前記プロセッサバスおよび複数の前記外部入出力バスを複数のグループに分割し、個々の前記グループを互いに独立に動作させる物理的分割機能を備えたことを特徴とする情報処理装置。

IPC (3件)：

G06F 13/14 320 ,  G06F 11/20 310 ,  G06F 15/173

FI (3件)：

G06F 13/14 320 K ,  G06F 11/20 310 E ,  G06F 15/173 A

Fターム (13件)：

5B014EA05 ,  5B014GD05 ,  5B014HA11 ,  5B014HB26 ,  5B014HC01 ,  5B014HC15 ,  5B034BB02 ,  5B034CC01 ,  5B045BB12 ,  5B045DD01 ,  5B045JJ22 ,  5B045JJ24 ,  5B045JJ44