特許
J-GLOBAL ID：200903026374386110
電源回路並びに電源制御方法及び装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
渡部 敏彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-165194
公開番号（公開出願番号）：特開平6-351233
出願日： 1993年06月10日
公開日（公表日）： 1994年12月22日
要約：
【要約】【目的】 入力電圧が所定値以下になってトランジスタのスイッチング動作が停止した場合のコイル自身の内部抵抗による電力損失の発生を防止でき、動作時間が低下することなく、入力電源が電池の場合の電子機器の稼働時間を延長することができると共に、入力電源が充電型の電池である場合のバッテリのメモリ効果を防止することができる電源回路を提供する。【構成】 入力電源が所定値以下になってトランジスタQ1のスイッチング動作が停止したとき、バイパス回路24が動作して電源入力端子12と電源出力端子16との間に介装されたコイルL1自身の内部抵抗による電力損失の発生が防止される。
請求項（抜粋）：
電源入力端子と電源出力端子との間にコイルを介装し、且つ負荷に供給する出力電圧を一定状態にするためトランジスタのベース電圧に周波数,デューティで制御された電圧を供給して該トランジスタをオン・オフ動作させると共に、入力電圧が所定値以下になると制御回路の動作により、前記トランジスタのスイッチング動作を停止させてオン状態を保持するようにした降圧型の電源回路において、前記入力電圧が所定値以下になって前記トランジスタのスイッチング動作が停止したとき動作して前記コイル自身の内部抵抗による電力損失の発生を防止するバイパス回路を設けたことを特徴とする電源回路。
IPC (2件)：
前のページに戻る
