特許
J-GLOBAL ID：200903026413705856
電子式マトリックスアレイ装置
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-217979
公開番号（公開出願番号）：特開平5-211301
出願日： 1992年08月17日
公開日（公表日）： 1993年08月20日
要約：
【要約】【目的】 アドレス回路の少なくとも一部とマトリックス素子とを同一基板上に集積化することができるマトリックスアレイ装置を提供する。【構成】 マトリックスアレイ装置は、行及び列導体(11,12)の組の交点に形成したマトリックスを有し、これらマトリックス素子のうちの数個の素子は双方向性又は単方向性の2端子型薄膜非線形装置を具える。また、このアレイ装置はアドレス回路(16,18)を含み、行及び/列アドレス回路はデコーダ回路(16,18)を具え、これらデコーダ回路は多段入力-単一出力型の(AND)ゲート回路(30)を有するステージをそれぞれ有している。このゲート回路はその出力部に接続したキャパシタを有し、各入力部はアレイの非線形装置と同一の非線形装置を介して出力部にそれぞれ接続し、入力部はマトリックス素子を選択するアドレスコードを供給するアドレスバス(19)に接続する。デコーダ回路はマトリックスアレイの少なくとも一部とともに共有の薄膜形成技術によって同一基板上に形成する。
請求項（抜粋）：
行導体と列導体との交差組と、行導体と列導体との交差点と隣接するマトリックス素子とを具え、少なくとも数個のマトリックス素子が各行導体と列導体との間に接続した2端子型薄膜非線形装置を具え、さらに複数のステージを有する導体組のためのアドレス回路を含み、各ステージが関連する導体の交差組の各導体にそれぞれ接続され、少なくとも1個のアドレス回路が、個々のステージが多段入力-単一出力の論理ゲート回路を構成すると共に、前記入力部にアドレス信号を供給して前記論理ゲート回路を作動させる共通のアドレスバスに接続されているデコーダ回路を具える電子式マトリックスアレイ装置において、各論理ゲート回路が前記出力部に接続した電荷蓄積キャパシタと、各入力部と出力部との間に接続した2端子型薄膜非線形装置とを具えると共に、論理ゲート回路の動作を表す前記キャパシタに電荷を蓄積するラッチ装置として作動し得るように構成したことを特徴とする電子式マトリックスアレイ装置。
IPC (3件)：
H01L 27/10 451
, H01L 49/00
, G02F 1/136 510
