特許
J-GLOBAL ID:200903026418138992
液晶表示装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小野寺 洋二
公報種別:公開公報
出願番号(国際出願番号):特願2002-006101
公開番号(公開出願番号):特開2003-207796
出願日: 2002年01月15日
公開日(公表日): 2003年07月25日
要約:
【要約】【課題】低温ポリシリコンTFTを用いて広視野角、明るいIPS方式液晶表示装置を提供する。【解決手段】アクティブマトリックス型液晶表示装置において、第1の基板に形成された薄膜トランジスタの半導体層と、該半導体層上に形成された第1の絶縁膜と、第1の絶縁膜上に形成された第2の絶縁膜と、第2の絶縁膜上に形成された共通配線を設け、前記第2の絶縁膜は前記半導体層形成領域に位置づけられた除去領域を設け、該除去領域で前記共通配線から供給される共通電位と、前記半導体層から形成される画素電位により保持容量を形成する。
請求項(抜粋):
第1の基板と第2の基板に挟まれた液晶層とカラーフィルタ層とを有し、前記第1の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、前記第1の基板は前記薄膜トランジスタの半導体層と、該半導体層上に形成された第1の絶縁膜と、第1の絶縁膜上に形成された第2の絶縁膜と、第2の絶縁膜上に形成された共通配線を有し、前記第2の絶縁膜は前記半導体層形成領域に位置づけられた除去領域を有し、該除去領域で前記共通配線から供給される共通電位と、前記半導体層から形成される画素電位により形成される保持容量を有することを特徴とするアクティブマトリックス型液晶表示装置。
IPC (6件):
G02F 1/1343
, G02F 1/1333 505
, G02F 1/1368
, G09F 9/30 339
, G09F 9/35
, H01L 29/786
FI (6件):
G02F 1/1343
, G02F 1/1333 505
, G02F 1/1368
, G09F 9/30 339 A
, G09F 9/35
, H01L 29/78 612 C
Fターム (73件):
2H090HA04
, 2H090HA05
, 2H090HB07X
, 2H090LA04
, 2H092GA14
, 2H092GA21
, 2H092JA24
, 2H092JA37
, 2H092JA41
, 2H092JB22
, 2H092JB31
, 2H092JB38
, 2H092JB64
, 2H092KA04
, 2H092NA01
, 2H092NA07
, 5C094AA42
, 5C094AA53
, 5C094BA03
, 5C094BA43
, 5C094CA19
, 5C094DA11
, 5C094DA15
, 5C094EA07
, 5C094FB01
, 5C094FB15
, 5C094HA08
, 5F110AA30
, 5F110BB01
, 5F110CC02
, 5F110DD02
, 5F110DD07
, 5F110DD13
, 5F110DD14
, 5F110EE04
, 5F110EE06
, 5F110EE28
, 5F110EE44
, 5F110FF02
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG15
, 5F110GG25
, 5F110GG32
, 5F110GG34
, 5F110GG45
, 5F110GG52
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ23
, 5F110HL04
, 5F110HL06
, 5F110HL12
, 5F110HL23
, 5F110HM15
, 5F110HM18
, 5F110NN02
, 5F110NN03
, 5F110NN04
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN35
, 5F110NN36
, 5F110NN72
, 5F110NN73
, 5F110PP03
, 5F110PP04
, 5F110PP13
, 5F110PP35
, 5F110QQ11
引用特許:
前のページに戻る