特許
J-GLOBAL ID：200903026445585445
半導体素子用基板およびその製造方法およびそれを用いた半導体素子
発明者：
出願人/特許権者：
代理人 (1件)：
柳田 征史 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-082286
公開番号（公開出願番号）：特開2001-274518
出願日： 2000年03月23日
公開日（公表日）： 2001年10月05日
要約：
【要約】【課題】 欠陥の少ない、平坦な半導体素子用基板を平易な工程で製造する。【解決手段】 6H-SiC基板11上に温度500°CでAlNバッファ層12を20nm程度の膜厚で形成する。続いて、温度を1050°CにしてGaN層13を3μm程度成長させる。その後SiO2膜14を形成し、レジスト15を塗布後、幅5μmのSiO2膜14を除去したストライプ領域を25μm程度の間隔で形成し、これをマスクにしてGaN層13をドライエッチングにより深さ3μm程度除去し、矩形状の溝ストライプを形成する。レジスト15とSiO2膜14を除去した後、窒素とアンモニアガス雰囲気で、1050°Cで熱処理を行うと、マストランスポート現象により溝部に低欠陥なGaN層16が形成される。その後、レジスト18とSiO2膜17をマスクとして、GaN層13を塩素系のガスを用いてドライエッチングによりSiC基板11の上面まであるいは一部を除去する。その後、レジスト18とSiO2膜17を除去する。次に、GaN層19を10μm程度選択成長させる。
請求項（抜粋）：
ベース基板上に、低温成長法により形成されるAlNまたはGaNからなるバッファ層を介して第一のIII族窒素化合物層を結晶成長させる第一の工程と、前記第一のIII族窒素化合物層を凹凸状にパターニングする第二の工程と、窒素とアンモニア雰囲気で熱処理して前記凹部内部に第二のIII族窒素化合物層を形成する第三の工程と、前記第二のIII族窒素化合物層、該第二のIII族窒素化合物層の下の前記第一のIII族窒素化合物層および前記バッファ層を残すように、第一のIII族窒素化合物層および前記バッファ層を前記基板まで除去する第四の工程と、該残された第二のIII族窒素化合物層、第一のIII族窒素化合物層およびバッファ層を結晶成長の核にして、表面が平坦化するまで第三のIII族窒素化合物層を結晶成長させる第五の工程とを含むことを特徴とする半導体素子用基板の製造方法。
IPC (2件)：
FI (2件)：
Fターム (20件)：
5F045AA03
, 5F045AA04
, 5F045AB14
, 5F045AC08
, 5F045AC19
, 5F045BB12
, 5F045CA12
, 5F045DA53
, 5F045DA67
, 5F073AA13
, 5F073AA74
, 5F073AA77
, 5F073BA01
, 5F073BA07
, 5F073CA07
, 5F073CB05
, 5F073CB07
, 5F073DA05
, 5F073DA24
, 5F073EA28
