特許
J-GLOBAL ID:200903026452582982
アナログ・スイッチ回路
発明者:
出願人/特許権者:
代理人 (1件):
内田 公三 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-350922
公開番号(公開出願番号):特開2001-168692
出願日: 1999年12月10日
公開日(公表日): 2001年06月22日
要約:
【要約】【課題】 複数組の差動信号入力(21,22)のうちの1組のみをオンにし、他はオフにして差動信号出力(37,38)する場合に、オフにしている差動信号入力がトランジスタの端子間静電容量をリークするクロストークがあった。【解決手段】 複数組のスイッチ・セル10の差動信号入力(21,22)を差動増幅し、その出力を負荷抵抗33,34に出力37,38として得る場合に、差動増幅をするトランジスタ1,2と負荷抵抗33,34との間に、ベース接地トランジスタ3〜6を挿入した。ベース接地効果により、オフになったスイッチ・セル10におけるベース接地トランジスタ3〜6のエミッタ/コレクタ間の信号のリークは減じ、さらに、負荷抵抗出力37,38においては、リークした差動信号が打消されるように接続されてクロストークが除去できる。
請求項(抜粋):
差動入力(21,22)を受けて、増幅作用をオンにスイッチしているときに差動増幅出力を得ることのできるセル増幅手段(1,2,11,12,15,16)と、前記差動増幅出力を受けて、前記差動増幅出力の極性を選択するための1組のベース接地電圧(23,24)によって前記差動入力(21,22)に対して同極性および反対の極性のうちの一方の差動出力をセル出力として得ることのできるセル・ベース接地手段(3〜6)とを含むセル・スイッチ手段(10)と、前記セル・スイッチ手段(10)の複数個のうちの1つの前記増幅作用をオンにスイッチしているセル・スイッチ手段(10)の前記セル・ベース接地手段(3,4,5,6)側に負荷電流を供給して差動信号出力(37,38)を得るための差動負荷手段(31〜34)とを含んだアナログ・スイッチ回路。
IPC (3件):
H03K 17/00
, H03F 3/45
, H03F 3/72
FI (3件):
H03K 17/00 D
, H03F 3/45 Z
, H03F 3/72
Fターム (39件):
5J055AX02
, 5J055DX03
, 5J055DX55
, 5J055DX63
, 5J055DX73
, 5J055DX83
, 5J055EX06
, 5J055EX26
, 5J055EX36
, 5J055EY01
, 5J055EY17
, 5J055EZ03
, 5J055EZ08
, 5J055FX04
, 5J055GX01
, 5J055GX06
, 5J066AA03
, 5J066AA12
, 5J066AA51
, 5J066CA52
, 5J066FA18
, 5J066HA01
, 5J066KA02
, 5J066MA04
, 5J066ND14
, 5J066TA01
, 5J069AA01
, 5J069AA12
, 5J069AA51
, 5J069AC01
, 5J069CA52
, 5J069FA18
, 5J069HA01
, 5J069HA25
, 5J069HA39
, 5J069KA02
, 5J069SA16
, 5J069TA01
, 5J069TA02
前のページに戻る