アナログ/ディジタルコンバータおよび電圧比較器

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-133682
公開番号（公開出願番号）：特開平10-327072
出願日： 1997年05月23日
公開日（公表日）： 1998年12月08日
要約：

【要約】【課題】出力オフセット電圧の生成を高速化したパイプライン型アナログ/ディジタルコンバータを提供する。【解決手段】サンプル・ホールド回路30と、サンプル・ホールド回路30に直列接続されたA/D変換ステージ52,54,56と、A/D変換ステージ52,54,56の各々から出力された3ビットディジタル信号を加算し9ビットの信号を出力する符号化/ラッチ回路31とを備え、サンプル・ホールド回路30は差動増幅器300を、A/D変換ステージ52,54は差動増幅器400,500をそれぞれ含む。ここで、差動増幅器300,400,500の差動出力端は、スイッチS9,S11,S13がオンされることにより、それぞれのサンプル期間の始めの一定期間だけ短絡される。

請求項（抜粋）：

第1のアナログデータを第1の期間に取込み、第2の期間に保持するデータ保持手段と、前記データ保持手段に直列接続された複数のアナログ/ディジタル変換ステージと、前記アナログ/ディジタル変換ステージの各々から出力されたディジタルデータをラッチするラッチ手段とを備え、前記データ保持手段に接続されたアナログ/ディジタル変換ステージは、前記データ保持手段から供給された第2のアナログデータをディジタルデータに変換し、前記ラッチ手段に出力するアナログ/ディジタル変換手段と、前記アナログ/ディジタル変換手段に接続され、前記ディジタルデータを第3のアナログデータに変換するディジタル/アナログ変換手段と、前記第2のアナログデータから前記第3のアナログデータを減算して、減算結果データを出力する減算手段と、前記減算手段に接続され、前記第2の期間には第1のバイアス電圧が供給されるとともに、前記第1の期間には前記減算手段から供給された前記減算結果データを増幅する第1の増幅手段と、前記第2の期間の初めの所定期間だけ、前記第1の増幅手段の出力端に、第1のオートゼロ電圧を供給する第1の電圧供給手段とを含む、アナログ/ディジタルコンバータ。

引用特許：

審査官引用 (2件)

コンパレータ
公報種別：公開公報出願番号：特願平7-222296 出願人：日本電気アイシーマイコンシステム株式会社
A/D変換器ならびにA/D変換方法
公報種別：公開公報出願番号：特願平5-158588 出願人：株式会社日立製作所

前のページに戻る