特許
J-GLOBAL ID：200903026473637809
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-004807
公開番号（公開出願番号）：特開平5-211334
出願日： 1992年01月14日
公開日（公表日）： 1993年08月20日
要約：
【要約】【目的】 絶縁膜上の多結晶シリコン薄膜トランジスタの漏れ電流を制御し、移動度を向上させる。【構成】 石英基板57上に酸化シリコン膜62を堆積し、下部ゲート電極72を形成する。この上に、核発生を促す膜でありゲート絶縁膜でもある窒化酸化シリコン膜67を堆積しその上に窒化シリコン膜77を堆積し、チャネル中央部の窒化シリコン膜77をエッチングする。この上に非晶質シリコン膜を堆積し、600°C、10時間の熱処理により多結晶シリコン膜82とする。熱処理のときチャネル中央部でのみ核発生するのでチャネル部に粒界が発生せず、漏れ電流が1桁以上低減され、移動度が増加した。短チャネル効果も0.5μmまで抑制された。
請求項（抜粋）：
非晶質シリコンを多結晶化する際、非晶質シリコンに直接接する膜として大部分核発生率の小さな絶縁膜を用い、非晶質シリコンの所望の部分でのみ核発生率の大きな絶縁膜と接するように配置し、非晶質シリコン中での核発生部分を制御することを特徴とする半導体素子の製造方法。
IPC (4件)：
H01L 29/784
, H01L 21/20
, H01L 21/318
, H01L 21/324
