特許

J-GLOBAL ID：200903026484310909

ゲートアレイ

発明者： 橋本 征史
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-240103
公開番号（公開出願番号）：特開平6-236688
出願日： 1993年09月27日
公開日（公表日）： 1994年08月23日
要約：

【要約】 (修正有)【目的】 同等寸法の基本セルトランジスタのゲートアレイデバイスで、低消費電力で高速のメモリセルの動作速度と安定度を得る。【構成】 ゲートアレイデバイス10は複数個のスタティックランダムアクセスメモリセル11を、各メモリセル11はnチャネルパスゲートトランジスタ12、14、nチャネル駆動トランジスタ16、18、およびpチャネルトランジスタ20、22を含む。メモリセル11中のトランジスタはほぼ同寸法である。抵抗要素23が各メモリセル11中のpチャネルトランジスタ20、22へつながれて、新しい供給電圧Vcr(バー)を発生する。抵抗要素23はpチャネルトランジスタ20、22の寸法を駆動トランジスタ16、18より小さく効果的に縮小する。pチャネルトランジスタ20、22の寸法を効果的に縮小して、ゲートアレイデバイス10中でトランジスタが同等な寸法でもメモリセル11の動作速度、精度、および安定度が増進される。

請求項（抜粋）：

ゲートアレイデバイス用のスタティックランダムアクセスメモリセルであって:ほぼ同じ寸法を有する複数個の基本セルトランジスタ、特定のトランジスタへつながれた抵抗要素であって、前記特定のトランジスタの前記寸法を前記抵抗要素へつながれていないトランジスタの前記寸法よりも縮小させて、前記メモリセルの動作速度と安定度とを向上させるための抵抗要素、を含むメモリセル。

IPC (3件)：

G11C 11/412 ,  G11C 11/413 ,  H03K 19/177

FI (2件)：

G11C 11/40 301 ,  G11C 11/34 335 A