特許

J-GLOBAL ID：200903026504980027

半導体装置

発明者： 小島 弘
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-050735
公開番号（公開出願番号）：特開2000-252209
出願日： 1999年02月26日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 寄生容量に起因する入力パッドでの減衰を防止する。【解決手段】 半導体チップ50のほぼ中央部分に、円形のパッド43が設けられており、パッド43の一部が延在してJ-FET51のゲート電極に接続されている。また、パッド43の外側にコンタクト46が形成されており、このコンタクト46とJ-FET51のソース電極とはメタル配線53によって接続される。半導体チップ50の周辺部には、外部接続用ボンディングパッド52が複数個配置されている。他の回路素子、例えばNPNトランジスタ、抵抗素子、容量素子などは、パッド43を除いた領域にパッド43を囲むように配置されている。その配置領域の中には図2の定電流源も配置され、定電流源はJ-FETのソース電極31と接続される。

請求項（抜粋）：

外部より入力信号が印加されるパッドを有する半導体装置において、半導体基板上に形成されると共に、前記パッドに接続されるソースフォロワ回路領域を有し、前記パッド下部と前記ソースフォロワ回路領域の出力端とを接続することを特徴とする半導体装置。

IPC (8件)：

H01L 21/06 ,  H01L 21/8232 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 21/337 ,  H01L 29/808

FI (4件)：

H01L 27/06 F ,  H01L 27/04 E ,  H01L 27/06 101 U ,  H01L 29/80 C

Fターム (32件)：

5F038BE07 ,  5F038CA09 ,  5F038CA10 ,  5F038CD05 ,  5F038CD14 ,  5F038DF01 ,  5F038EZ01 ,  5F038EZ20 ,  5F082AA06 ,  5F082AA25 ,  5F082AA36 ,  5F082BA02 ,  5F082BA12 ,  5F082BA48 ,  5F082BA50 ,  5F082BC01 ,  5F082BC08 ,  5F082BC13 ,  5F082DA06 ,  5F082FA11 ,  5F082GA04 ,  5F102FA10 ,  5F102GA12 ,  5F102GA17 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ03 ,  5F102GL03 ,  5F102GR08 ,  5F102GV03 ,  5F102HC01