半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-295625
公開番号（公開出願番号）：特開平5-135579
出願日： 1991年11月12日
公開日（公表日）： 1993年06月01日
要約：

【要約】【目的】外部から供給される電源電圧を降圧する降圧回路をチップ内部に搭載して構成されるDRAMに関し、降圧電圧供給用の配線の寄生抵抗による電圧降下を低減化し、同一の降圧電圧供給用の配線を介して降圧電圧を供給される複数の降圧電圧被供給回路を正常に動作させることができるようにする。【構成】センスアンプ駆動回路11を駆動するために、センスアンプ駆動回路クロックΦがLレベルからHレベルに反転され、pMOS23及びnMOS24がオンとされて、センスアンプ12、13に電流が流れる場合、nMOS41をワンショットパルス発生回路42から出力されるワンショットパルスS2によってオンとし、センスアンプ駆動回路11に、降圧回路10のみならず、VCC電源線40からも電流を供給する。

請求項（抜粋）：

外部から供給される電源電圧(VCC)を降圧する降圧回路(33)をチップ内部に搭載し、該降圧回路(33)から出力される降圧電圧(VII)を降圧電圧供給用の配線(34)を介して複数の降圧電圧被供給回路(351、352・・・35n)に供給するように構成される半導体装置において、チップ内部に形成された前記外部から供給される外部電源電圧(VCC)用の配線(36)と、前記複数の降圧電圧被供給回路(351、352・・・35n)のうち、少なくとも1個の降圧電圧被供給回路(351)内の降圧電圧供給用の配線(37)との間に、スイッチ回路(38)を設けると共に、前記少なくとも1個の降圧電圧被供給回路(351)の動作に同期させて、前記スイッチ回路(38)をオンとするスイッチ制御回路(39)とを設けて構成されていることを特徴とする半導体装置。

IPC (2件)：

G11C 11/407 , H01L 27/108

FI (2件)：

G11C 11/34 354 F , H01L 27/10 325 V

引用特許：

審査官引用 (9件)

特開平2-018784
特開平2-302990
特開平2-246089

全件表示

前のページに戻る