特許

J-GLOBAL ID：200903026516566650

半導体集積回路の検証方法及び検証装置

発明者： 黒岩 邦博
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：再公表公報
出願番号（国際出願番号）：JP1999003728
公開番号（公開出願番号）：WO2000-003338
出願日： 1999年07月09日
公開日（公表日）： 2000年01月20日
要約：

【要約】検証対象の第1の論理マクロセル(101)と、第1の論理マクロセルの出力が入力される複数の第2の論理マクロセル(102〜104)とを有する半導体集積回路の検証方法である。この方法では、第1の論理マクロセルの最大許容負荷を信号のスルーレートに換算した換算スルーレートTmaxが設定される。この第1の論理マクロセル(101)からの第2の論理マクロセル(102〜104)に入力されるの各々の信号(401〜404)の入力スルーレートT1〜T3がそれぞれ求められる。この換算スルーレートTmaxと各々の入力スルーレートT1〜T3とがそれぞれ比較され、その比較結果が出力される。このとき、入力スルーレートT1〜T3の少なくとも一つが換算スルーレートTmaxを越えている時に、エラーが出力される。

請求項（抜粋）：

検証対象の第1の論理マクロセルと、前記第1の論理マクロセルの出力が入力される第2の論理マクロセルとを有する半導体集積回路の検証方法において、 前記第1の論理マクロセルから前記第2の論理マクロセルに入力される信号の波形のなまりを定量的に表すデータを求める工程と、 前記波形のなまりを定量的に表すデータと、前記第1の論理マクロセルについて予め設定された最大許容負荷のデータとに基づいて、両データを等価換算値に換算した後に比較して、その比較結果を出力する工程と、 を有することを特徴とする半導体集積回路の検証方法。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (2件)：

G06F 15/60 662 A ,  H01L 21/82 Z