特許

J-GLOBAL ID：200903026541832690

ホール素子

発明者： 宇田川 隆 ,  吉氏 俊揮
出願人/特許権者： 昭和電工株式会社
代理人 (1件)： 寺田 實
公報種別：公開公報
出願番号（国際出願番号）：特願平5-302002
公開番号（公開出願番号）：特開平7-162055
出願日： 1993年12月01日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 GaInAs/InP若しくはGaInAs/AlInAsヘテロ接合ホール素子のモールド工程での特性劣化を抑制する。【構成】 感磁部と電極部からなる素子機能部以外の領域に孔若しくは貫通孔を設け、ヘテロ界面に掛かる外囲樹脂の熱変形応力を緩和する。【効果】 積感度と不平衡率の劣化を回避できる。

請求項（抜粋）：

III-V族化合物半導体基板上に III-V族化合物半導体ヘテロ接合を使用した感磁層を設けたホール素子において、該ヘテロ接合の素子機能部以外の領域に孔を設けてなることを特徴とするホール素子。