特許

J-GLOBAL ID：200903026548871446

システムブート時間中にシステムメモリでない記憶リソースを用いるためのメモリアクセスコントローラを含むコンピュータシステム

発明者： グリック,デイル・イー
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
代理人 (1件)： 深見 久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-558828
公開番号（公開出願番号）：特表2003-523013
出願日： 2001年01月02日
公開日（公表日）： 2003年07月29日
要約：

【要約】システムブート時間中にシステムメモリでない記憶リソースを用いるためのメモリアクセスコントローラを含むコンピュータシステム。コンピュータシステムは、マイクロプロセッサと、システムメモリと、1つ以上のバスを通じてマイクロプロセッサに結合された複数の周辺機器とを含む。システムコントローラおよび周辺バスコントローラがバスを制御する。多くの周辺機器コントローラがバッファメモリを含み、これは通常システム動作中に周辺機器コントローラにより用いられて、コンピュータシステムと周辺機器との間でデータをバッファリングする。コンピュータシステムはさらに、メモリアクセスコントローラと構成記憶ユニットとを含む。構成記憶ユニットは構成制御情報を記憶し、これは制御ロジックにバッファメモリを構成させる。メモリアクセスコントローラは、システム初期設定中に、周辺機器と対応付けられたバッファメモリへのアクセスを制御し、バッファメモリをスタックRAMまたは作業用RAMとして用いることを可能にする。

請求項（抜粋）：

コンピュータシステムであって、 マイクロプロセッサと、 前記マイクロプロセッサに結合されてブートコードを記憶するための第1のメモリユニットとを含み、前記マイクロプロセッサは、システムのリセット時に前記ブートコードを実行するよう構成され、さらに 周辺機器と対応付けられ、通常動作モード中にデータをバッファリングするための第2のメモリユニットと、 初期設定動作モードを示す構成制御情報を記憶するための構成記憶ユニットと、 前記第2のメモリユニットおよび前記構成記憶ユニットに結合されたメモリアクセスコントローラとを含み、前記メモリアクセスコントローラは、前記初期設定動作モード中に、前記マイクロプロセッサにより実行される命令に応答して前記第2のメモリユニット内における選択された位置へのアクセスを制御するよう構成される、コンピュータシステム。

IPC (5件)：

G06F 12/00 599 ,  G06F 12/00 550 ,  G06F 12/08 551 ,  G06F 12/08 557 ,  G06F 12/08 559

FI (5件)：

G06F 12/00 599 ,  G06F 12/00 550 A ,  G06F 12/08 551 J ,  G06F 12/08 557 ,  G06F 12/08 559 Z

Fターム (7件)：

5B005JJ12 ,  5B005MM11 ,  5B005MM21 ,  5B060AA13 ,  5B060AC07 ,  5B060AC18 ,  5B060BB09