特許
J-GLOBAL ID：200903026578453185
論理回路の高位合成装置及び高位合成方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-039155
公開番号（公開出願番号）：特開2000-242669
出願日： 1999年02月17日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 論理回路の高位合成において、演算器を最適化して回路規模を削減した論理回路の自動合成を実現する。【解決手段】 入力された動作記述10の構文を解析してデータフロー30を生成する構文解析部20と、前記データフローの入力信号の情報をビット単位で伝播したビット情報に基づき、前記データフロー中の演算子を最適化するデータフロー解析部40と、前記データフロー解析部から出力されるデータフローに状態を割り当てるステート割り当て部60と、前記状態が割り当てられたデータフロー中の演算子に演算器を割り付けて論理回路を合成するバインディング部70とを具備する。
請求項（抜粋）：
動作記述に基づいて論理回路を合成する高位合成装置であって、入力された動作記述の構文を解析してデータフローを生成する構文解析部と、前記データフローの入力信号の情報をビット単位で伝播したビット情報に基づき、前記データフロー中の演算子を最適化するデータフロー解析部と、前記データフロー解析部から出力されるデータフローに状態を割り当てるステート割り当て部と、前記状態が割り当てられたデータフロー中の演算子に演算器を割り付けて論理回路を合成するバインディング部とを具備することを特徴とする論理回路の高位合成装置。
Fターム (4件)：
5B046AA08
, 5B046BA02
, 5B046BA03
, 5B046DA04
