特許

J-GLOBAL ID：200903026607826492

LSIレイアウト検証処理方法及びLSIレイアウト検証システム

発明者： 宮本 博枝
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-389078
公開番号（公開出願番号）：特開2002-189768
出願日： 2000年12月21日
公開日（公表日）： 2002年07月05日
要約：

【要約】【課題】 エラーが発生した後のエラーデータの再検証を短時間且つ効率的に行うこと。【解決手段】 LSIレイアウト検証処理方法でエラーが発生した後のエラーデータの再検証を、エラーが発生したレイヤーに関わる設計規則項目についてのみ行うことで、無駄な検証を省くことができ、再検証を短時間且つ効率的に行うことができる。

請求項（抜粋）：

LSIレイアウトパターンデータのレイアウト検証を行うLSIレイアウト検証処理方法において、レイアウトパターンデータに対する設計規則検査を行うステップと、前記設計規則検査によりエラーが生じた際に、前記エラーをなくすべくエラーパターンを修正するステップと、前記修正した後のレイアウトパターンデータに対して行う再設計規則検査を前記エラーが生じたレイヤーに関わる検査項目のみについて行うステップと、を具備することを特徴とするLSIレイアウト検証処理方法。

IPC (3件)：

G06F 17/50 674 ,  G06F 17/50 666 ,  H01L 21/82

FI (4件)：

G06F 17/50 674 ,  G06F 17/50 666 C ,  H01L 21/82 C ,  H01L 21/82 T

Fターム (12件)：

5B046AA08 ,  5B046BA04 ,  5B046JA02 ,  5F064BB31 ,  5F064BB35 ,  5F064DD04 ,  5F064DD14 ,  5F064EE09 ,  5F064EE36 ,  5F064HH06 ,  5F064HH10 ,  5F064HH11