特許

J-GLOBAL ID：200903026625919902

同期回路

発明者： 吉岡 晋一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-085117
公開番号（公開出願番号）：特開2003-283332
出願日： 2002年03月26日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】 本発明の目的は、データ遷移がないときでも周波数オフセットを検出して、クロックの切り替えを自動的に行う同期回路を提供することである。【解決手段】 本発明の同期回路は、多相クロックを生成するクロック発生部1と、選択クロックを出力するクロックセレクタ2と、入力データと選択クロックの位相を比較する位相比較器3と、選択すべきクロックを制御する位相制御部4と、位相制御信号に応じてオフセット制御信号を出力する周波数オフセット制御部5と、位相情報を記憶し選択クロックを制御する位相情報記憶部6と、分周器7から構成されている。周波数オフセット制御部5は、位相制御信号に基づいてオフセット制御信号を出力する。位相制御信号の累積数がしきい値より小さいとき、累積数に応じてオフセット制御信号を出力する。一方、累積数がしきい値以上になったとき、カウンタに基づいてオフセット制御信号を強制的に出力する。

請求項（抜粋）：

基準信号に基づいて多相のクロックを生成するクロック発生部と、前記多相クロックから所望の位相をもつクロックを出力するクロックセレクタと、入力データと前記選択されたクロックの位相を比較する位相比較器と、前記比較結果に基づく位相制御信号を出力する位相制御部と、前記位相制御信号に基づいて、オフセット制御信号を出力する周波数オフセット制御部と、前記位相制御部からの位相情報を記憶し、前記クロックセレクタを制御する位相情報記憶部と、前記選択クロックを分周し、前記位相制御部、前記周波数オフセット制御部および前記位相情報記憶部に供給する分周器とを具備し、前記周波数オフセット制御部は、前記位相制御信号の出力回数が起動しきい値より小さいとき、前記出力回数に応じて前記オフセット制御信号を出力し、前記出力回数が前記起動しきい値を超えたとき、さらに所望の間隔で前記オフセット制御信号を出力し、前記累積数が前記起動しきい値を超えてから停止しきい値より小さくなったとき、前記累積数に応じて前記オフセット制御信号を出力することを特徴とする同期回路。

IPC (2件)：

H03L 7/06 ,  H04L 7/02

FI (2件)：

H03L 7/06 J ,  H04L 7/02 Z

Fターム (21件)：

5J106AA03 ,  5J106CC03 ,  5J106CC15 ,  5J106CC24 ,  5J106CC52 ,  5J106DD09 ,  5J106DD17 ,  5J106DD26 ,  5J106DD33 ,  5J106HH02 ,  5J106KK12 ,  5J106KK18 ,  5J106KK29 ,  5K047AA03 ,  5K047GG09 ,  5K047GG29 ,  5K047GG45 ,  5K047MM46 ,  5K047MM55 ,  5K047MM56 ,  5K047MM63