特許

J-GLOBAL ID：200903026629441136

並列マルチプロセッサシステムの低消費電力化回路

発明者： 矢野 一雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-091705
公開番号（公開出願番号）：特開平6-309288
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 並列で複数のI/O の各々からの要求で並列で複数のCPが共用のメモリデータを処理する並列マルチプロセッサシステムに関し、システムの最高性能を保持しつつ, 処理動作時の総消費電力を最小限に抑圧する方式の実現を目的とする。【構成】 並列で複数のCPが各 I/Oの割込み要求に対する待機時間の総計を監視する監視手段(1) を設け、その監視結果の総計の待機時間の増減により,並列CPが処理すべきタスク量の増減を知り、実際に並列処理をするCPの数を決定し、残りのCPの動作電源を切断するように構成する。

請求項（抜粋）：

並列で複数のI/O の各々からの割込み要求で、並列で複数のCPが共用メモリのデータを並列処理するマルチプロセッサシステムの低消費電力化回路において、並列で複数のCPが各 I/Oの割込み要求に対する待機時間の総計を監視する監視手段(1)を設け、その監視結果の総計の待機時間の増減により、並列CPが処理すべきタスク量の増減を知り、実際に並列処理をするCPの数を決定し、残りのCPの動作電源を切断することを特徴とした並列マルチプロセッサシステムの低消費電力化回路。

IPC (2件)：

G06F 15/16 420 ,  G06F 15/16 460

引用特許：

審査官引用 (5件)

• 特開平4-130910
  
• 特開昭62-198949
  
• 特開昭57-071050
  
• 特開昭57-071060
  
• 特開平1-228007