特許
J-GLOBAL ID：200903026634386410
遅延調整装置
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-260403
公開番号（公開出願番号）：特開平8-125642
出願日： 1994年10月25日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 遅延量設定作業を高速で自動的に行うことができ、設定作業終了後にフェージング等の影響を受けない遅延調整装置を提供する。【構成】 各現用システムnにおいて、現用システムで得たフレーム同期信号と予備システムからのフレーム同期信号との位相比較を、位相差検出回路3、中心位相判定手段4、及び遅延方向判定回路5で行う。遅延量選択回路6は、2つのフレーム同期信号の位相差によって、mあるいは1ビットを表す信号を出力する。遅延量演算回路は7は、遅延方向従い、保持している初期遅延量に遅延量選択回路からの遅延量を加算、あるいは減算する。遅延量記憶回路8は、遅延量演算回路の演算結果を記憶する。制御信号選択回路9は、2つのフレーム同期信号の位相が一致するまで、遅延量演算回路の演算結果を、位相が一致した後は、遅延量記憶回路が記憶する演算結果を演算調整回路1へ供給する。
請求項（抜粋）：
1つの予備用回線と少なくとも1つの現用回線とを備えたディジタル無線通信システムの受信側に設けられ、前記現用回線と前記予備回線との切り替えを行う同期切替部の切替動作によるビット誤りの発生を防ぐために、前記予備回線を介して伝送されてくる第1のデータ信号列と前記現用回線を介して伝送されてくる第2のデータ信号列との遅延量をそれぞれ調整する遅延調整装置において、前記第1のデータ信号列を所定時間遅延させて第1の遅延データ信号列を発生する第1の遅延手段と、前記第1の遅延データ信号列を受け、フレーム同期を確立して第1のフレーム同期信号を発生する第1のフレーム同期手段と、前記第2のデータ信号列を遅延させて第2の遅延データ信号列を発生する第2の遅延手段と、前記第2の遅延データ信号列を受け、フレーム同期を確立して第2のフレーム同期信号を発生する第2のフレーム同期手段と、前記第1のフレーム同期信号の位相と前記第2のフレーム同期信号との位相差を求め、該位相差と所定の値とを比較する位相差比較手段と、前記第1のフレーム同期信号の位相と前記第2のフレーム同期信号との位相を比較し、一致したときに一致信号を出力する位相一致判定手段と、前記第1のフレーム同期信号に対して前記第2のフレーム同期信号が進んでいるのか遅れているのかを判定する遅延方向判定手段と、前記位相差比較手段の比較結果に基づいて、大小2つの遅延量から一方を選択する遅延量選択手段と、前記遅延方向判定手段の判定結果に基づき、前記第2のフレーム同期信号が進んでいるときには、前記遅延量選択手段選択した遅延量を予め与えられた初期遅延量に加算し、前記第2のフレーム同期信号が遅れているときには、前記遅延量選択手段が選択した遅延量を予め与えられた初期遅延量から減算してその結果を遅延制御値として出力するとともに、新たな初期遅延量として保持する遅延量演算手段と、前記位相一致判定手段からの前記一致信号を受けて、前記遅延制御値を記憶遅延制御値として記憶する記憶手段と、前記位相一致判定手段からの前記一致信号が入力されるまで、前記遅延制御値を遅延制御信号として前記第2の遅延手段へ出力し、前記一致信号が入力されたあと前記記憶手段に記憶された前記記憶遅延制御値を前記遅延制御信号として前記第2の遅延手段へ出力して、該第2の遅延手段の遅延量を制御する遅延量制御手段とを有することを特徴とする遅延調整装置。
IPC (2件)：
前のページに戻る
