特許

J-GLOBAL ID：200903026638318363

PLL回路

発明者： 長谷川 恭正
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-162490
公開番号（公開出願番号）：特開2000-349627
出願日： 1999年06月09日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 生成したクロック信号の位相誤差を低減でき、データ再生におけるビット誤り率BERを大幅に低減できるPLL回路を実現する。【解決手段】 位相検出回路、チャージポンプ、ループフィルタ及びVCOによりPLL回路を構成し、位相検出回路は、入力されるデータ系列とVCOで生成したクロック信号との位相を比較し、アップ信号SUP/ダウン信号SDWを出力し、チャージポンプは、これらに応じてチャージ電流ICPを生成し、チャージ電流ICPは入力信号変化直後にもっとも電流値が大きく、その後電流値が徐々に所定値に収束するように制御され、ループフィルタはチャージ電流ICPに応じて制御電圧SV を発生し、VCOの発振周波数を制御するので、VCOで生成したクロック信号の位相が入力データ系列の位相に追従するように制御でき、クロック信号の位相誤差の低減及びデータ再生精度の向上を実現できる。

請求項（抜粋）：

入力信号とクロック信号との位相を比較し、当該比較結果に応じて、第1と第2の位相差信号を出力する位相比較回路と、上記第1と第2の位相差信号を受けて、上記第1の位相差信号の入力直後もっとも値が大きく、その後徐々に値が減少する第1のチャージ電流を出力し、上記第2の位相差信号の入力直後もっとも値が大きく、その後徐々に値が減少し、且つ上記第1のチャージ電流と異なる方向に流れる第2のチャージ電流を出力するチャージポンプと、上記第1と第2のチャージ電流に応じた電圧を有する制御信号を生成する制御信号発生回路と、上記制御信号に応じて発振周波数を制御し、当該発振信号を上記クロック信号として出力する電圧制御発振回路とを有するPLL回路。

IPC (2件)：

H03L 7/093 ,  H04L 7/033

FI (2件)：

H03L 7/08 E ,  H04L 7/02 B

Fターム (20件)：

5J106AA04 ,  5J106BB02 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106DD32 ,  5J106GG15 ,  5J106HH03 ,  5J106JJ08 ,  5J106KK06 ,  5J106KK29 ,  5K047AA06 ,  5K047BB02 ,  5K047GG02 ,  5K047GG11 ,  5K047MM22 ,  5K047MM46 ,  5K047MM50 ,  5K047MM63