特許

J-GLOBAL ID：200903026649952269

半導体記憶装置及び半導体製造方法

発明者： 弘長 伸夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-367019
公開番号（公開出願番号）：特開2000-196036
出願日： 1998年12月24日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 本発明は、実際のセルアレイ内でコンタクトホール抵抗を実測することが可能な半導体記憶装置及び半導体製造方法を提供することを課題とする。【解決手段】 実際のセルアレイ内でコンタクトホール抵抗を実測することが可能な半導体記憶装置であって、実パターンのセルアレイ内のコンタクトホール抵抗を実測できるコンタクトホール測定用TEGと、コンタクトホール抵抗を測定する時に使用する電極パッドと、通常使用する電極パッドと、前記コンタクトホール抵抗を測定する時に使用する電極パッドと前記通常使用する電極パッドとを切り替える切替回路と、前記コンタクトホール抵抗を測定する時に使用する電極パッドと前記通常使用する電極パッドとを前記切替回路を用いて共用化する回路パターンとを有する。

請求項（抜粋）：

実際のセルアレイ内でコンタクトホール抵抗を実測することが可能な半導体記憶装置であって、実際のセルアレイ内に形成され、実パターンのセルアレイ内のコンタクトホール抵抗を実測する少なくとも1つ以上のコンタクトホール抵抗測定用TEGと、前記コンタクトホール抵抗測定用TEGのいずれか1つを選択してコンタクトホール抵抗を測定する時または通常時に使用可能な電極パッドと、前記コンタクトホール抵抗を測定する時に前記コンタクトホール抵抗測定用TEGのいずれか1つを選択して共用化された電極パッドに接続し、また通常使用時に通常回路の側に切り替えて前記共用化された電極パッドに接続する切り替え処理を実行する少なくとも1つ以上の切替手段とを有することを特徴とする半導体記憶装置。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/66 ,  H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822

FI (6件)：

H01L 27/10 691 ,  H01L 21/66 Y ,  H01L 21/88 S ,  H01L 27/04 T ,  H01L 27/04 C ,  H01L 27/10 621 Z

Fターム (21件)：

4M106AA02 ,  4M106AA08 ,  4M106AA20 ,  4M106AB07 ,  4M106AC02 ,  4M106AC04 ,  4M106AD14 ,  4M106BA14 ,  4M106CA10 ,  5F033XX37 ,  5F038BE05 ,  5F038DT02 ,  5F038DT12 ,  5F038DT15 ,  5F038EZ20 ,  5F083AD21 ,  5F083LA21 ,  5F083MA01 ,  5F083MA06 ,  5F083MA17 ,  5F083ZA20