特許

J-GLOBAL ID：200903026661798313

半導体製造装置

発明者： 池田 智 ,  監物 秀憲
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-289273
公開番号（公開出願番号）：特開2000-124156
出願日： 1998年10月12日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 本発明は、メッキ法により金属膜を成膜する半導体製造装置において、高い処理能力を達成すると共にその省スペース化を実現することができる半導体製造装置を提供することを目的とする。【解決手段】 搬送ユニット12の周囲に、ロード用のカセットステージ13、メッキ前洗浄槽14、無電解メッキ法により半導体基体にCu膜を成膜する無電解メッキ槽15、メッキ後洗浄槽16、半導体基体に成膜されたCu膜の熱処理を行う熱処理炉17、アンロード用のカセットステージ18が順に配置されている。このため、無電解メッキ槽15において無電解メッキ法によりCu膜が成膜された後、後洗浄を経て、熱処理炉17において温度100°C、10分間の熱処理が行われ、無電解メッキの際にCu膜に取り込まれた様々な添加剤等の不純物が除去される一連の処理が同一装置内において連続的に行われる。

請求項（抜粋）：

メッキ法により金属膜を成膜する半導体製造装置であって、無電解メッキ槽と熱処理炉が配置されていることを特徴とする半導体製造装置。

IPC (3件)：

H01L 21/288 ,  C23C 18/16 ,  H01L 21/68

FI (3件)：

H01L 21/288 Z ,  C23C 18/16 C ,  H01L 21/68 A

Fターム (20件)：

4K022AA05 ,  4K022AA41 ,  4K022BA08 ,  4K022DA01 ,  4K022DB15 ,  4K022EA01 ,  4K022EA04 ,  4M104BB04 ,  4M104DD52 ,  4M104DD53 ,  4M104DD79 ,  5F031CA02 ,  5F031FA01 ,  5F031FA12 ,  5F031GA44 ,  5F031MA23 ,  5F031MA25 ,  5F031MA28 ,  5F031MA30 ,  5F031NA04