特許
J-GLOBAL ID:200903026711610280

積和演算器及びデータ処理装置

発明者:
出願人/特許権者:
代理人 (1件): 笹岡 茂 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-323910
公開番号(公開出願番号):特開平8-212192
出願日: 1995年11月17日
公開日(公表日): 1996年08月20日
要約:
【要約】【課題】 演算結果を正規化する積和演算命令を高速に実行する積和演算器を提供することにある。【解決手段】 積和演算器は、桁合せシフト数指数生成部、加数桁合せ符号合せ部、乗算アレイ、加数下位スティッキービット生成部、最上位桁検出部、キャリー伝搬加算部、指数正規化部、加数上位インクリメンタ部、スティッキービット生成部、正規化シフタ、正数化丸め部、指数補正部からなる。乗算アレイはキャリー保存加算器のアレイからなり、最上位桁検出部は乗算アレイの2項の出力であるキャリー部分と和の部分を入力して、該各部分の対応する桁の‘1’、‘0’からなるビット対を上位の桁から順次調べることにより、上位の桁から下位の桁にかけてビット対の値(11、00、10、01)がどのような値を取るかによって絶対値の0でない最上位桁を検出する。
請求項(抜粋):
積和演算の最後に乗算アレイの2項の演算出力に基づきキャリー伝搬加算を行い、該演算結果の絶対値の0でない最上位桁を検出して正規化を行う積和演算器において、前記乗算アレイの2項の演算出力を入力とし、キャリー伝搬加算前の該2項の演算出力に基づき絶対値の0でない最上位桁を検出する最上位桁検出回路を備え、キャリー伝搬加算と前記最上位桁の検出を並列に実行することを特徴とする積和演算器。
引用特許:
審査官引用 (4件)
  • 特開平1-112332
  • 特開昭61-177538
  • 特開平1-112332
全件表示

前のページに戻る