チップサイズ予測方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-171010
公開番号（公開出願番号）：特開2001-005844
出願日： 1999年06月17日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 IC回路作成完了時に自動でチップサイズを予測でき、チップサイズ条件の悪化抑制と開発TATの短縮を両立させる。【解決手段】 IC設計者が回路図を作成すると、この回路図に含まれる各回路素子を抽出し、変換テーブル30を用いて、各素子を基本素子の単位実装面積当りの基準集積可能数に換算し、総実装素子数を算出して、データベース40に格納されているレイアウトと基準集積可能数(集積密度)とのデータからチップサイズを予測する。そして、この予測値と商品企画によるチップサイズとを比較し、許容範囲ならICレイアウト処理に移行する。また、不適正なら再設計を行う。また、ICレイアウト処理でレイアウト後、実際のチップサイズから集積密度を算出し、データベース40に自動的に記憶する。また、実際のチップサイズと商品企画によるチップサイズとを比較し、許容範囲なら作業を完了する。

請求項（抜粋）：

チップサイズを予測するための基本素子を設定し、半導体集積回路を形成するためのレイアウト時における前記基本素子の単位実装面積当りの基準集積可能数を設定するステップと、前記基本素子以外の各種素子のレイアウト時における前記単位実装面積当りの集積可能数を、前記基本素子の基準集積可能数を基準とする係数値として設定するステップと、レイアウトする前記基本素子と前記基本素子以外の素子の個数と、前記基準集積可能数及び前記係数値に基づいて、前記基本素子に換算した全体の実装数を算出し、レイアウト後のチップサイズの予想値を算出するステップと、前記チップサイズの予想値と予定されたチップサイズとを比較するステップとを有し、各素子をレイアウトした際のチップサイズを、前記基本素子の基準集積可能数に換算して予測するようにした、ことを特徴とするチップサイズ予測方法。

IPC (2件)：

G06F 17/50 , H01L 21/82

FI (2件)：

G06F 15/60 666 X , H01L 21/82 C

Fターム (12件)：

5B046AA08 , 5B046BA04 , 5B046JA01 , 5F064BB21 , 5F064CC01 , 5F064CC22 , 5F064CC23 , 5F064DD07 , 5F064DD13 , 5F064HH06 , 5F064HH10 , 5F064HH12

前のページに戻る