特許
J-GLOBAL ID：200903026743317062

半導体基板製造方法

発明者：
出合 博之

出合 博之 について


出願人/特許権者：
ジルトロニック アクチエンゲゼルシャフト

ジルトロニック アクチエンゲゼルシャフト について


代理人 (4件)： 矢野 敏雄 ,  山崎 利臣 ,  久野 琢也 ,  アインゼル・フェリックス=ラインハルト
公報種別：公開公報
出願番号（国際出願番号）：特願2005-379460
公開番号（公開出願番号）：特開2007-180417
出願日： 2005年12月28日
公開日（公表日）： 2007年07月12日
要約：
【課題】CVD炉内におけるウェハの温度分布を均一化して、ウェハ表面に膜厚の均一な半導体膜を形成する。【解決手段】CVD炉2内のサセプタ3にシリコンウェハWを載置し、CVD炉2の上下に配置したランプヒータ5U、5Lによりサセプタ3並びにシリコンウェハWを加熱しつつ、シリコンウェハWの表面に材料ガスGを供給して半導体膜を成長させる際、サセプタ3の下部の温度がシリコンウェハWの表面部の温度よりも10度〜100度高くなるようにランプヒータ5U、5Lを制御する。サセプタ3内における熱拡散を利用してサセプタ3表面の温度分布を均一化できるので、サセプタ3上に載置されたシリコンウェハWの温度分布を均一化してその表面に膜厚の均一な半導体膜を形成することができる。【選択図】図1
請求項（抜粋）：
CVD法により半導体膜をシリコンウェハの表面に形成する半導体基板製造方法であって、 CVD炉内のサセプタにシリコンウェハを載置し、当該CVD炉の上下に配置したランプヒータにより当該サセプタ並びに当該シリコンウェハを加熱しつつ、当該シリコンウェハの表面に材料ガスを供給して半導体膜を成長させる際、 当該サセプタの下部の温度が当該シリコンウェハの表面部の温度よりも10度〜100度高くなるように当該ランプヒータを制御するようにした、半導体基板製造方法。
IPC (1件)：
H01L 21/205
FI (1件)：
H01L21/205
Fターム (19件)：
5F045AA03 ,  5F045AB01 ,  5F045AB02 ,  5F045AB05 ,  5F045AC01 ,  5F045AC05 ,  5F045AD11 ,  5F045AD12 ,  5F045AD14 ,  5F045AE23 ,  5F045AE25 ,  5F045AF03 ,  5F045BB01 ,  5F045BB11 ,  5F045DA58 ,  5F045EB15 ,  5F045EK11 ,  5F045EK27 ,  5F045EM09
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM