ターンオフ可能なパワー半導体素子

発明者：
出願人/特許権者：
代理人 (1件)：矢野敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-287195
公開番号（公開出願番号）：特開平5-226643
出願日： 1992年10月26日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】多数の個別MCTセルM1,...,M3を有するターンオフ可能なパワー半導体素子、例えばMOS制御サイリスタMCTにおいて、周縁の電流密度の過度の高まりを回避することである。【構成】個別セルを、群毎にセグメントSEにまとめかつ周縁において、カソード接点2と直接接続されている周縁短絡領域10,15によって取り囲み、該周縁短絡領域を、アノード側のエミッタ層8と同じ導電型とする。

請求項（抜粋）：

(a)2つの対向する主表面を有し、その一方がアノード(A)を形成し、他方がカソード(K)を形成する、半導体サブストレート(1)を備え、(b)前記半導体サブストレート(1)内で前記アノード(A)と前記カソード(K)との間に、第1の導電型のエミッタ層(8)と、第1の導電型とは反対の第2の導電型の第1のベース層(7)と、第1の導電型の第2のベース層(6)とを有する層列を備え、(c)前記半導体サブストレート(1)内で前記アノード(A)と前記カソード(K)との間に、隣接配置されかつ並列接続された、ターンオフ可能な多数の単位セルを備えたターンオフ可能なパワー半導体素子において、(d)前記多数の単位セルがそれぞれ1つのセル群にまとめられておりかつ1つのセグメント(SE)を形成し、(e)前記それぞれのセグメント(SE)はラテラル方向においてその周縁が第1の導電型の周縁短絡領域(10,15)によって取り囲まれており、かつ(f)前記周縁短絡領域(10,15)は前記カソード面から前記半導体サブストレート(1)に侵入しておりかつ前記カソード面に配設されているカソード接点(2)に導電接続されていることを特徴とするターンオフ可能なパワー半導体素子。

前のページに戻る