不揮発性半導体記憶装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：伊丹勝
公報種別：公開公報
出願番号（国際出願番号）：特願2001-061489
公開番号（公開出願番号）：特開2002-260390
出願日： 2001年03月06日
公開日（公表日）： 2002年09月13日
要約：

【要約】【課題】誤書き込みを確実に防止できるようにした書き込みモードを有する不揮発性半導体記憶装置を提供する。【解決手段】メモリトランジスタが複数個直列接続され、一端が選択ゲートトランジスタSG1を介してビット線BLに、他端が選択ゲートトランジスタSG2を介して共通ソース線SLに接続されてNANDセルが構成される。NANDセルの選択されたメモリトランジスタの制御ゲートに書き込み電圧Vpgmを印加し、その両隣の非選択メモリトランジスタの制御ゲートにVssを印加して、選択されたメモリトランジスタでデータ書き込みを行う。この書き込み動作において、ビット線BL側から第2番目のメモリトランジスタが選択されたときに、ビット線BL側から1番目の非選択メモリトランジスタの制御ゲートには中間電圧Vpassを印加し、ビット線BL側から第3番目以降の非選択メモリトランジスタの制御ゲートにも中間電圧Vpassを印加する。

請求項（抜粋）：

電荷蓄積層と制御ゲートが積層されたメモリトランジスタが複数個直列接続され、その一端が第1の選択ゲートトランジスタを介してビット線に、他端が第2の選択ゲートトランジスタを介して共通ソース線に接続されたNANDセルを有し、NANDセルの選択されたメモリトランジスタの制御ゲートに書き込み電圧を印加し、その両隣の非選択メモリトランジスタの制御ゲートにビット線に与えられるデータに応じてチャネルをオン,オフするための基準電圧を印加して、選択されたメモリトランジスタでデータ書き込みを行う書き込みモードを有する不揮発性半導体記憶装置において、前記データ書き込みモードにおいて、ビット線側から第2番目のメモリトランジスタが選択されたときに、この第2番目のメモリトランジスタの制御ゲートに書き込み電圧を印加し、ビット線側から第3番目の非選択メモリトランジスタの制御ゲートに基準電圧を印加し、ビット線側から第1番目の非選択メモリトランジスタの制御ゲートには前記書き込み電圧より低く且つ前記基準電圧より高い第1の中間電圧を印加し、残りの非選択メモリトランジスタの少なくとも一つの制御ゲートに前記書き込み電圧より低く且つ前記基準電圧より高い第2の中間電圧を印加するようにしたことを特徴とする不揮発性半導体記憶装置。

IPC (7件)：

G11C 16/02 , G11C 16/04 , G11C 16/06 , H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (5件)：

G11C 17/00 611 E , G11C 17/00 622 E , G11C 17/00 634 B , H01L 27/10 434 , H01L 29/78 371

Fターム (18件)：

5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD03 , 5B025AD04 , 5B025AD11 , 5B025AE08 , 5F083EP02 , 5F083EP23 , 5F083EP32 , 5F083EP76 , 5F083GA15 , 5F101BA01 , 5F101BB05 , 5F101BD22 , 5F101BD34 , 5F101BE05 , 5F101BE07

前のページに戻る