特許
J-GLOBAL ID:200903026826795659
NAND構造の半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-279070
公開番号(公開出願番号):特開平5-121701
出願日: 1991年10月25日
公開日(公表日): 1993年05月18日
要約:
【要約】【目的】 フォトリソグラフィを用いてレジストマスクプロセスを用いて製造を行う場合を前提にする。【構成】 NAND型構造を用いたFETが不揮発性メモリーの製造方法で、サイドウォールをマスクに使ってセル面積を増さずに、ゲート配線幅を長くする。
請求項(抜粋):
フォトリソグラフィのレジストマスクを用いてNAND構造の半導体装置を製造する方法にして、Siウエハーの上部に設けたコントロールゲート上に、一定長のスペースをあけて一定巾のラインを複数個並列に配置したマスクを設け、該マスクとコントロールゲート上に一連のCVD酸化膜を形成してのち、該酸化膜を該膜厚分だけ異方性エッチングで取り除いて前記ラインと該ラインの側面に前記酸化膜のサイドウォールを残し、該サイドウォール付のラインを通してセルファラインでSiウエハー内にイオンを注入するようにしたことを特徴とするNAND構造の半導体装置の製造方法。
IPC (4件):
H01L 27/115
, G11C 17/08
, H01L 29/788
, H01L 29/792
FI (3件):
H01L 27/10 434
, G11C 17/00 301 A
, H01L 29/78 371
引用特許:
前のページに戻る