特許

J-GLOBAL ID：200903026833292093

半導体ウェ-ハのマ-キング方法及びマ-キング装置

発明者： 上条 浩幸 ,  渡辺 友治 ,  北村 嘉教
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-026943
公開番号（公開出願番号）：特開平9-223648
出願日： 1996年02月14日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 ダストの発生なく、レ-ザにより深い窪み(マ-ク)を形成する。【解決手段】 XYテ-ブル20上に半導体ウェ-ハ21が搭載される。レ-ザ装置22からは、同時に、又は時間的にずれて、互いに異なるビ-ム径を有し、中心が一致する複数のビ-ム24が照射される。このビ-ム24は、半導体ウェ-ハ21の表面を溶解、昇華してドット状の窪みを形成する。この窪みを複数個並べて形成することにより、半導体ウェ-ハ21に記号、文字などからなるマ-クが付される。

請求項（抜粋）：

レ-ザビ-ムにより半導体ウェ-ハの表面を溶解、昇華してドット状の窪みを形成し、その窪みを複数個並べることにより記号又は文字を含むマ-クを付するマ-キング方法において、各々の窪みは、ビ-ム径の異なる複数のレ-ザビ-ムを中心を一致させて時間的にずらして照射することにより形成されることを特徴とする半導体ウェ-ハのマ-キング方法。

IPC (3件)：

H01L 21/02 ,  B23K 26/00 ,  B23K 26/06

FI (3件)：

H01L 21/02 A ,  B23K 26/00 B ,  B23K 26/06 C