特許

J-GLOBAL ID：200903026868591921

アクティブマトリックス型ディスプレイ及びスイッチ回路

発明者： 大村 昌伸
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 渡辺 敬介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-134928
公開番号（公開出願番号）：特開2003-330412
出願日： 2002年05月10日
公開日（公表日）： 2003年11月19日
要約：

【要約】【課題】 アクティブマトリックス型ディスプレイ等において、輝度情報書き込み状態から保持状態に移行するとき、画素内部回路の駆動電流を発生するトランジスタのゲートに接続されたコンデンサの電圧が、スイッチ回路の寄生容量を介した容量分割により、移行直前に書き込まれた電圧を正確に保持することができない。【解決手段】 コンデンサに接続されたスイッチ回路をp型の第1トランジスタ(T2)とn型の第2トランジスタ(T3)とで構成し、該2つのトランジスタの第1主電極同士及び第2主電極同士を互いに接続しておく。そして、スイッチ回路を導通状態又は非導通状態とする際には、第1トランジスタ及び第2トランジスタを同時に導通状態又は非導通状態とする。

請求項（抜粋）：

電流制御型の発光素子を少なくとも含む画素回路を備えた画素を複数配置してマトリックス状に配線し、画素回路の制御を行うための、走査側の配線に接続された走査側駆動回路とデータ側の配線に接続されたデータ側駆動回路と、を少なくとも有するアクティブマトリックス型ディスプレイであって、画素回路は、データ側駆動回路から与えられる制御電圧に基づいて発光素子に流す駆動電流を制御するための電圧制御電流源と、該電圧制御電流源の制御電圧入力端子とデータ側駆動回路との間に接続されたスイッチ回路と、を少なくとも備え、電圧制御電流源は、制御電圧を記憶するための電圧記憶回路を含み、該電圧記憶回路は少なくとも制御電圧入力端子に接続されており、スイッチ回路は、導通状態又は非導通状態に応じて、電圧制御電流源を電圧制御可能状態又は制御電圧保持状態のいずれかに制御可能であり、p型の絶縁ゲート型電界効果トランジスタである第1トランジスタとn型の絶縁ゲート型電界効果トランジスタである第2トランジスタとで構成され、該2つのトランジスタは、第1主電極同士及び第2主電極同士が互いに接続されており、走査側駆動回路は、スイッチ回路を導通状態又は非導通状態とするために、第1トランジスタ及び第2トランジスタを同時に導通状態又は非導通状態とする信号を出力可能であることを特徴とするアクティブマトリックス型ディスプレイ。

IPC (7件)：

G09G 3/30 ,  G09G 3/20 612 ,  G09G 3/20 622 ,  G09G 3/20 624 ,  G09G 3/20 641 ,  H01L 29/786 ,  H05B 33/14

FI (7件)：

G09G 3/30 J ,  G09G 3/20 612 E ,  G09G 3/20 622 D ,  G09G 3/20 624 B ,  G09G 3/20 641 D ,  H05B 33/14 A ,  H01L 29/78 614

Fターム (24件)：

3K007AB02 ,  3K007BA06 ,  3K007BB07 ,  3K007DB03 ,  3K007GA04 ,  5C080AA06 ,  5C080BB05 ,  5C080DD05 ,  5C080EE29 ,  5C080FF11 ,  5C080GG12 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5F110AA30 ,  5F110BB01 ,  5F110BB04 ,  5F110GG02 ,  5F110GG04 ,  5F110GG05 ,  5F110GG13 ,  5F110GG15 ,  5F110NN72 ,  5F110NN73