基板の処理方法及びそれに用いるトレー

発明者：
出願人/特許権者：
代理人 (1件)：竹沢荘一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-329230
公開番号（公開出願番号）：特開2002-134440
出願日： 2000年10月27日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】基板のダイシング時の切粉による汚染やバリの発生を防止するとともに、ダイシング後のチップが整列状態にあり、洗浄・乾燥などの後工程を効率的に行うことのできる処理方法を提供する。【解決手段】金属パターン層3a,3bを形成した基板1の表面に、保護層4,5を接着剤6a,6bにより積層し、前記基板1を少なくとも前記保護層に至るまでダイシングして分割し、台板9aの上面に突条9bを備えたトレー9上に、前記保護層が積層された基板1を、トレー9の前記突条9bを基板1のダイシングによって生じた切り溝8に遊嵌させた状態で載置して剥離液11中に浸漬し、前記接着剤6a,6bを溶解させて前記保護層4,5を前記基板1から分離する。

請求項（抜粋）：

金属パターン層を形成した基板の表面に、保護層を接着剤により積層し、前記基板を少なくとも前記保護層に至るまでダイシングして分割し、台板の上面に突条を備えたトレー上に、前記保護層が積層された基板を、トレーの前記突条を基板のダイシングによって生じた切り溝に遊嵌させた状態で載置して剥離液中に浸漬し、前記接着剤を溶解させて前記保護層を前記基板から分離することを特徴とする基板の処理方法。

IPC (2件)：

H01L 21/301 , H01L 21/306

FI (5件)：

H01L 21/78 Q , H01L 21/78 L , H01L 21/78 M , H01L 21/78 R , H01L 21/306 C

Fターム (3件)：

5F043BB27 , 5F043DD12 , 5F043GG01

引用特許：

審査官引用 (5件)

半導体チップの処理方法
公報種別：公開公報出願番号：特願平6-310236 出願人：住友電気工業株式会社
半導体装置の製造方法およびかかる製造方法により製造された半導体装置
公報種別：公開公報出願番号：特願平6-008851 出願人：富士通株式会社, 富士通カンタムデバイス株式会社
特開昭52-027267

全件表示

前のページに戻る