特許

J-GLOBAL ID：200903026899055670

半導体素子収納用パッケージ

発明者： 立和名 博記 ,  新留 順一
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平4-127036
公開番号（公開出願番号）：特開平5-326748
出願日： 1992年05月20日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】複数のパッケージを外部電気回路基板上に互いに密接させて実装したとしても、隣接するパッケージの内部に収容する半導体素子同士が互いにショートすることのない半導体素子収納用パッケージを提供することにある。【構成】メタライズ配線層5及び該メタライズ配線層5から分岐し端面に導出するメッキ引き出し線9を有する矩形平板状の絶縁基体1と蓋体2とから成り、内部に半導体素子4を収容するための空所を有する半導体素子収納用パッケージであって、前記メッキ引き出し線9は絶縁基体1の一端面に導出している。

請求項（抜粋）：

メタライズ配線層及び該メタライズ配線層から分岐し端面に導出するメッキ引き出し線を有する矩形平板状の絶縁基体と蓋体とから成り、内部に半導体素子を収容するための空所を有する半導体素子収納用パッケージであって、前記絶縁基体に設けたメッキ引き出し線は絶縁基体の一端面に導出していることを特徴とする半導体素子収納用パッケージ。