特許
J-GLOBAL ID:200903026901690108

シャッタタイミング調節可能なロウデコーダを有するイメージセンサ

発明者:
出願人/特許権者:
代理人 (1件): 萩原 誠
公報種別:公開公報
出願番号(国際出願番号):特願2003-377025
公開番号(公開出願番号):特開2004-166269
出願日: 2003年11月06日
公開日(公表日): 2004年06月10日
要約:
【課題】 ロウシャッタ値が急に変わってもシャッタリングされない無効データの発生が防止されるロウデコーダを有するイメージセンサを提供する。【解決手段】 ロウデコーダの単位アレイは、アドレス信号とリセット信号よりリセットゲート信号を発生する第1NANDゲート、アドレス信号と選択信号より選択ゲート信号を発生する第2NANDゲート、アドレスラッチリセット信号によりリセットさせ、アドレスラッチ信号によりアドレス信号をラッチするラッチ、アドレス信号と送信信号を入力する第3NANDゲート、ラッチの出力とシャッタ送信信号を入力する第4NANDゲート、第3及び第4NANDゲート出力を入力して送信ゲート信号を発生するORゲートを含み、ラッチを使用して水平シンク信号のブランク区間に合わせてシャッタリングロウアドレスをラッチし、以後、シャッタリングロウアドレスを一つずつ増加させながら順次にシャッタリング動作を実行する。【選択図】 図13
請求項(抜粋):
CMOSイメージセンサ内の行及び列に配列された複数個のピクセルをアドレッシングするロウデコーダにおいて、前記ロウデコーダの単位アレイは、 アドレス信号とリセット信号に応答してリセットゲート信号を発生する第1NANDゲートと、 前記アドレス信号と選択信号に応答して選択ゲート信号を発生する第2NANDゲートと、 アドレスラッチリセット信号に応答してその出力をリセットさせ、アドレスラッチ信号及びアドレス信号に応答して前記アドレス信号を前記出力にラッチするラッチと、 前記アドレス信号と送信信号を入力する第3NANDゲートと、 前記ラッチの出力とシャッタ送信信号を入力する第4NANDゲートと、 前記第3及び第4NANDゲートの出力を入力して送信ゲート信号を発生するORゲートとを具備することを特徴とするCMOSイメージセンサのロウデコーダ。
IPC (2件):
H04N5/335 ,  H01L27/146
FI (3件):
H04N5/335 Z ,  H04N5/335 E ,  H01L27/14 A
Fターム (7件):
4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118CA03 ,  4M118FA06 ,  5C024GY31 ,  5C024HX02
引用特許:
出願人引用 (4件)
  • 固体撮像装置およびシステム
    公報種別:公開公報   出願番号:特願2000-387510   出願人:キヤノン株式会社
  • 固体撮像装置
    公報種別:公開公報   出願番号:特願平8-060967   出願人:株式会社東芝
  • 特開平3-127567
全件表示
審査官引用 (4件)
  • 固体撮像装置およびシステム
    公報種別:公開公報   出願番号:特願2000-387510   出願人:キヤノン株式会社
  • 固体撮像装置
    公報種別:公開公報   出願番号:特願平8-060967   出願人:株式会社東芝
  • 特開平3-127567
全件表示

前のページに戻る