特許

J-GLOBAL ID：200903026912635702

半導体記憶装置

発明者： 赤井 清恭
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-302441
公開番号（公開出願番号）：特開2001-126487
出願日： 1999年10月25日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 データセットアップ時間とデータホールド時間の両方のマージンを十分に大きくすることが可能な半導体記憶装置を提供する。【解決手段】 SRAMにおいて、タイミングジェネレータ20は、書込データDIの遷移点に応答して「H」レベルに立上がり、外部制御信号/WEが「H」レベルに立上がる前に「L」レベルに立下がる信号WDLを生成する。入力バッファ11は、信号WDLが「H」レベルの期間だけ書込データDIをデータバスDBに伝達させる。データセットアップ時間のマージンTsmとデータホールド時間のマージンThmを別々に設定できるので、TsmとThmの両方を大きくすることができる。

請求項（抜粋）：

外部制御信号に従って外部データをデータバスに取込む半導体記憶装置であって、前記外部制御信号の前縁または前記外部データの遷移点に応答して第1の制御信号の前縁を出力し、前記外部制御信号の後縁が入力される前に前記第1の制御の信号の後縁を出力する制御信号発生回路、および前記第1の制御信号の前縁が出力されてから後縁が出力されるまでの期間に前記外部データを前記データバスに伝達させる入力バッファを備える、半導体記憶装置。

Fターム (9件)：

5B015JJ11 ,  5B015JJ24 ,  5B015KB32 ,  5B015KB35 ,  5B015KB36 ,  5B015KB85 ,  5B015KB86 ,  5B015KB87 ,  5B015QQ18