特許
J-GLOBAL ID：200903026915187018
半導体装置の設計方法及び設計装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-121758
公開番号（公開出願番号）：特開平8-316328
出願日： 1995年05月19日
公開日（公表日）： 1996年11月29日
要約：
【要約】【目的】配線長の短縮化及び最適化を図るとともに、未結線を防止して集積回路の性能を向上できる半導体装置の設計方法及び設計装置を提供する。【構成】設計装置は、配置処理部1と、マスター作成部2とを備える。配置処理部1は、種々のセル、特定セル、セル及び特定セルを接続するネットのデータを含む論理回路データと、半導体チップの形状データとに基づいて、半導体チップにおける種々のセル及び特定セルの配置位置を決定する。マスター作成部2は、配置処理部1によって決定された種々のセルの配置位置のデータ及び特定セルの配置位置のデータに、セル用バルクのデータ及び特定セル用バルクのデータをそれぞれ付加することによって、半導体装置を製造するために使用されるチップマスターデータを作成する。
請求項（抜粋）：
種々のセルを構成するためのセル用バルクと、所定の機能が定義された特定セルを構成するための特定セル用バルクとを半導体チップ内に備える半導体装置を製造するために使用されるチップマスターデータを作成する半導体装置の設計方法であって、前記半導体チップにおける種々のセル及び特定セルの配置位置を決定した後、前記種々のセルの配置位置のデータ及び特定セルの配置位置のデータに、前記セル用バルクのデータ及び特定セル用バルクのデータをそれぞれ付加することによって前記チップマスターデータを作成する半導体装置の設計方法。
IPC (2件)：
FI (3件)：
H01L 21/82 C
, G06F 15/60 652 C
, H01L 21/82 W
