特許
J-GLOBAL ID:200903026923415348
半導体装置および半導体製造方法
発明者:
出願人/特許権者:
代理人 (1件):
堀 城之
公報種別:公開公報
出願番号(国際出願番号):特願2000-142424
公開番号(公開出願番号):特開2001-326283
出願日: 2000年05月15日
公開日(公表日): 2001年11月22日
要約:
【要約】【課題】 本発明は、単位面積当たりの容量を高く保て、キャパシタンス面積およびチップ面積の縮小を図れ、製品コストの低減を図ることができる半導体装置および半導体製造方法を提供することを課題とする。【解決手段】 半絶縁性GaAs基板上に形成されたGaAsから成るn型のサブコレクタ層とサブコレクタ層上に形成されInGaPから成るノンドープな第1のコレクタ層と第1のコレクタ層上に形成されGaAsから成るn型またはノンドープな第2のコレクタ層を用いて形成したコレクタ層と、第2のコレクタ層上に形成されGaAsから成るp型のベース層と、InGaPから成るエミッタ層でHBTを形成し、第1のコレクタ層の一部の層を誘電体層として用いてキャパシタンスを形成したデバイス構造を有する。
請求項(抜粋):
エピタキシャルウェハ上に形成される異種接合双極性トランジスタのコレクタ層を2層以上で構成し、当該コレクタ層の一部の層を誘電体層として用いてキャパシタンスを形成したデバイス構造を有することを特徴とする半導体装置。
IPC (7件):
H01L 21/8222
, H01L 27/06
, H01L 27/04
, H01L 21/822
, H01L 29/205
, H01L 21/331
, H01L 29/73
FI (4件):
H01L 29/205
, H01L 27/06 101 D
, H01L 27/04 C
, H01L 29/72
Fターム (28件):
5F003BA11
, 5F003BA23
, 5F003BA92
, 5F003BC02
, 5F003BF06
, 5F003BH08
, 5F003BJ12
, 5F003BJ18
, 5F003BJ93
, 5F003BM02
, 5F003BP96
, 5F003BS08
, 5F038AC05
, 5F038AC09
, 5F038AC12
, 5F038AC13
, 5F038AC15
, 5F038EZ20
, 5F082AA06
, 5F082AA08
, 5F082BC01
, 5F082BC13
, 5F082BC15
, 5F082CA02
, 5F082EA13
, 5F082EA24
, 5F082FA12
, 5F082GA04
前のページに戻る